FPGA新手入门

FPGA---UDP通信求助

项目场景：使用UDP进行回环，网络调试助手，发送数据通过UDP接收模块接收，解析出数据，给到UDP发送模块，传回上位机。问题描述UDP接收模块中，接收到的CRC校验值与自己计算CRC校验值进行判断，相符后将数据解析给发送端，否则回到空闲状态。当加上CRC校验判断后，回环会有无法接收现象。去掉CRC判断，数据回环无误。（1）现确定crc计算模块无误，crc_result为接收上位机的值，crc_su
C.V-Pupil·2023-10-11 17:41

千兆以太网传输层 UDP 协议原理与 FPGA 实现（UDP回环）

文章目录前言心得体会一、UDPGMII回环测试工程介绍二、UDPGMII回环测试工程顶层设计三、UDPGMII回环测试工程仿真设计四、UDPGMII回环测试工程仿真波形五、UDPGMII回环测试工程上板演示前言经过前面章节的理论讲解和模块设计，相信大家已经对以太网传输以及如何实现以太网通信有了一定的了解。为了验证前面章节的内容，我们将进行以太网回环案例。通过判断回环数据是否一致，对前面章节内容和设
C.V-Pupil·2023-10-11 17:38

【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技·2023-10-11 13:40

01 初识FPGA

01初识FPGA一.FPGA是什么FPGA（FiledProgrammableGateArray），现场可编程门阵列，一种以数字电路为主的集成芯片，属于可编程逻辑器件PLD的一种。
おもいね·2023-10-11 09:49

# 02 初识Verilog HDL

02初识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:49

02 认识Verilog HDL

02认识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:45

尚品甄选项目教程发布

最适合新手入门的SpringBoot+SpringCloud企业级微服务项目来啦！
尚硅谷铁粉·2023-10-11 09:14

尚品甄选2023全新SpringBoot+SpringCloud企业级微服务项目

最适合新手入门的SpringBoot+SpringCloud企业级微服务项目来啦！
帅杰IT大神·2023-10-11 09:37

USRP error：Expected FPGA compatibility number 38, but got 36

USRPX系列要将镜像烧到fpga的flash中，如果flash中本来就有镜像，会产生版本不匹配的问题（因为这里用的不是全新的设备，之前的UHD版本可能较低）按照提示，重新烧入最新版fpga镜像即可如果提示所需要的版本更低
北狼999·2023-10-11 06:19

厚物科技PXIe机箱PXI机箱PXIe台式测控平台HW-1093d

寸标准机架式安装内置厚物科技PXIe-9180或PXIe-9170控制器内置厚物科技3U9槽PXIe/PXI背板背板基于PCIeGen3.0技术提供8个PXIe/PXI扩展槽兼容数采、模块化仪器、航空总线、FPGA
厚物科技·2023-10-11 03:20

基于FPGA的中值滤波设计————（4）矩阵求取中值算法模块

一、功能原理描述前面我们成功找到了3x3的矩阵模板c1~c9，在这一章我们接着需要实现的是midfilter模块，其功能就是通过比较的方式寻找矩阵的中值，用它来代替图像的每一个像素点。如何寻找矩阵的中值呢?分为三步：第一步：将矩阵的三行的每一行都按照{大、中、小}的位置顺序排序；第二步：比较矩阵第一列3个数的大小，取出最小值；比较第二列的大小取出中值，比较第三列的大小取出最大值；第三步：将第二步取
会飞的梦想家·2023-10-11 00:12

【【萌新的SOC学习之重新起航SOC】】

萌新的SOC学习之重新起航SOCZYNQPL部分等价于Xilinx7系列FPGAPS端：Zynq实际上是一个以处理器为核心的系统，PL部分可以看作是它的一个外设。
ZxsLoves·2023-10-10 23:50

一种超轻量级神经网络加速器实现

三验证网络模型：优化设计的YOLOV3FPGA硬件平台：ZYNQ7020性能：35FPS（150MHz）资源消耗7KLUT四参考文献[1]T
WEIKW·2023-10-10 22:50

FPGA VerilogHDL语言 数字钟 按键消抖

1.描述一个简单的基于FPGA的数字钟，语言用的是VerilogHDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你·2023-10-10 21:10

FPGA实现电机霍尔编码器模块

一.简介想要知道直流电机的转速，就需要用到编码器，常用的编码器有霍尔和光电两种，但是光电编码器比较贵(性能好于霍尔)，所以平常的时候使用最多的是霍尔编码器了。霍尔编码器一般有AB两相信号输出，默认的时候为低电平，当电机转动的时候，AB两相会输出具有一定相位差的脉冲，根据相位差可以确定电机旋转的方向，另外根据单位时间内，脉冲的数量可以确定电机的转速（线数X(编码器参数)：电机旋转一圈产生的脉冲数，减
FPGA之旅·2023-10-10 21:46

基于FPGA的视频接口之千兆网口(四配置)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 21:13

基于FPGA的视频接口之千兆网口(二链路)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 21:12

基于FPGA的视频接口之千兆网口(三UDP搭建)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 21:12

基于FPGA的视频接口之千兆网口(五应用)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 21:39

IDEA新手入门教程总结

本教程转载自：青春去了哪原博客地址：点击这里前言本教程建立在建设你对idea有一个初步的概念，方便你更快的掌握和使用IntellijIdea开发工具。由于本人使用的是Windows系统，故下方的所有演示均在Windows系统环境下Windows下安装系统环境要求系统支持：MicrosoftWindows8/7/Vista/2003/XP（每个系统版本的32位和64位都可以）JDK版本：JDK1.8
STAR･Wang·2023-10-10 19:06

完整springcloudalibaba项目搭建教程（新手入门）

持续了半个月，终于将这个项目搭建好了，中间碰到了一些问题也都一一解决，在搭建的过程中熟悉各个组件的功能也能加深我们对这些组件的使用和理解首先是项目选型我这边参考的是一个视频教程（https://www.bilibili.com/video/BV1fe4y1b7ha/）视频我已经看过一遍，非常靠谱，在此感谢徐庶老师！！！项目主要架构如下：SpringCloudAlibaba分布式架构Nacos注册中
子非衣·2023-10-10 17:25

FPGA project : sobel

实验目标：sobel算法，处理100X100灰度图像：野火logo边缘检测：边缘检测，针对的是灰度图像，顾名思义，检测图像的边缘，是针对图像像素点的一种计算，目的是标识数字图像中灰度变化明显的点，图像的边缘检测，在保留了图像的重要结构信息的同时，剔除了可以认为不相关的信息，大幅度减少了数据量，便于图像的传输和处理。什么是sobel算法：算出来的Gxy与一个数据T比较大小，大于T则b2像素点赋值为黑
warrior_L_2023·2023-10-10 15:23

基于CY7C68013A芯片的USB2.0设计

基于FPGA的USB2.0读写控制项目简介CY7C68013A芯片介绍CY7C68013A芯片读写时序控制CY7C68013A芯片读写代码USB2.0的测试结果结束语项目简介我们前面已经写过了USB3.0
朽月·2023-10-10 14:25

FPGA USB FX2 图片发送试验 驱动CY7C68013A实现 提供2套工程源码和技术支持

目录1、前言2、我这儿已有的FPGAUSB通信方案3、CY7C68013A芯片解读和硬件设计FX2简介SlaveFIFO模式及其配置4、工程详细设计方案输入测试图片的处理PC上位机发送测试图片图像接收与缓存图像输出显示
9527华安·2023-10-10 14:48

USB通讯基FPGA的CY7C68013A实现（2）

写这篇博客的初衷虽然很多人都会被68013的寄存器配置困扰，但是对于我们的使用来讲，官方和很多厂商会提供固件库，他们都会把常用功能都已经配置好，对于我们直接使用他们的固件就够了，对于我们开发而言可能更重要的是固件库如何使用，而不是修改，后面我打算单独写一写我漫长的探索固件库安装下载之路，在此之前，对于本次的博客，我想谈一下自己对CYP68013A的引脚的理解，理解一颗芯片的功能首先还是要知道他都有
皮史迪仔·2023-10-10 14:18

USB通讯基于FPGA的CY7C68013A实现（1）

最近要写一个USB的通讯协议，实现USB的数据收发，以前做过一些UART、IIC、SPI的通讯，一开始还以为USB也是这样，本来还以为很简单，结果越做越复杂，经过两三周的时间，终于实现了整个USB通讯，包括数据的上传、下传、数据的解析等，回想自己在网上找资料的时候，零零散散的查找还挺费劲，就打算自己把学习过程记录下来，虽说功能已经实现，很多东西还都是自己的理解，不一定对，希望能对其他人有点用用处。
皮史迪仔·2023-10-10 14:48

基于FPGA的视频接口之千兆网口(一硬件)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 14:15

Window XP驱动开发(十三) 芯片功能驱动端 (代码实现，针对USB2.0 芯片CY7C68013A)

需要源码的可以与我联系.针对USB2.0芯片CY7C68013A+FPGA实现的高速传输应用来写XP下的USB驱动程序。
Jackchenyj·2023-10-10 14:11

CY7C68013与FPGA接口的Verilog_HDL实现

本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab·2023-10-10 14:40

CY7C68013与FPGA接口的Verilog

本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab·2023-10-10 14:10

CY7C68013A芯片与FPGA

环境软件环境Vivado或quartus：FPGA（可编程门阵列）和SoC（系统片上集成电路）开发。KEIL：嵌入式软件的开发。
rainbow_lucky0106·2023-10-10 14:06

基于FPGA的图像缩小算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的处理结果导出到matlab中显示图像效果：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-10-10 13:43

DCDC电源模块

DCDC电源模块组成及要点1、DCDC电源模块可以直接贴装在印刷电路板上的电源供应器，有降压和升压两种，其特点是可为专用集成电路（ASIC），数字信号处理器（DSP）、微处理器、存储器、现场可编程门阵列（FPGA
点点惆怅满·2023-10-10 12:56

Qt新手入门指南 - 如何创建模型/视图（四）

每个UI开发人员都应该了解ModelView编程，本教程的目标是为大家提供一个简单易懂的介绍。Qt是目前最先进、最完整的跨平台C++开发工具。它不仅完全实现了一次编写，所有平台无差别运行，更提供了几乎所有开发过程中需要用到的工具。如今，Qt已被运用于超过70个行业、数千家企业，支持数百万设备及应用。在上文中，我们主要为大家介绍了如何创建一个简单的Model/View（模型/视图）的应用（点击这里回
界面开发小八哥·2023-10-10 12:10

DC/DC电源模块是什么？有何特点

电源模块是可以直接安装在印刷电路板上的电源供应器，有降压和升压两种，专用集成电路(ASIC)、数字信号处理器(DSP)、微处理器、存储器、现场可编程门阵列(FPGA)及其他数字或模拟负载提供供电。
成都亿佰特电子科技有限公司·2023-10-10 12:10

Qt新手入门指南——创建一个基于Qt Widget的文本查找器（四）

Qt是目前最先进、最完整的跨平台C++开发工具。它不仅完全实现了一次编写，所有平台无差别运行，更提供了几乎所有开发过程中需要用到的工具。如今，Qt已被运用于超过70个行业、数千家企业，支持数百万设备及应用。本教程将介绍如何使用QtCreator创建一个小型的Qt应用程序——文本查找器，它是QtUI工具文本查找示例的简化版本，应用程序用户界面是通过使用QtDesigner从Qtwidgets构建的，
界面开发小八哥·2023-10-10 12:10

Qt新手入门指南——创建一个基于Qt Widget的文本查找器（三）

Qt是目前最先进、最完整的跨平台C++开发工具。它不仅完全实现了一次编写，所有平台无差别运行，更提供了几乎所有开发过程中需要用到的工具。如今，Qt已被运用于超过70个行业、数千家企业，支持数百万设备及应用。本教程将介绍如何使用QtCreator创建一个小型的Qt应用程序——文本查找器，它是QtUI工具文本查找示例的简化版本，应用程序用户界面是通过使用QtDesigner从Qtwidgets构建的，
界面开发小八哥·2023-10-10 12:09

紫光同创FPGA 多路视频处理：图像缩放+视频拼接显示，OV7725采集，提供PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像缩放方案推荐FPGA视频拼接叠加融合方案推荐紫光同创FPGA图像采集方案推荐紫光同创FPGA图像缩放方案推荐紫光同创FPGA视频拼接方案推荐3、设计思路框架为什么选择
9527华安·2023-10-10 11:59

FPGA基于GS2971/GS2972实现SDI视频收发 提供工程源码和技术支持

GS2971解读GS2972解读4、详细设计方案5、vivado工程1解读硬件逻辑工程软件SDK工程6、vivado工程2解读硬件逻辑工程软件SDK工程7、上板调试验证8、福利：工程代码的获取1、前言FPGA
9527华安·2023-10-10 11:28

紫光同创FPGA纯verilog代码实现图像缩放，两种插值算法任意尺寸缩放，提供3套PDS工程源码

目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐XilinxFPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头？
9527华安·2023-10-10 11:28

紫光同创FPGA纯verilog代码实现视频拼接，提供PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案推荐我已有的紫光同创FPGA图像采集方案推荐我已有的紫光同创FPGA图像缩放方案推荐3、设计思路框架为什么选择OV5640摄像头？
9527华安·2023-10-10 11:28

FPGA硬件解码SDI视频任意尺寸缩放输出 串口指令控制输出分辨率 提供工程源码和技术支持

SDI摄像头Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缩放FDMA图像缓存串口解析HDMI驱动4、vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言FPGA
9527华安·2023-10-10 11:28

FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持

目录1、前言免责声明2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块RGB888转YUV422SPMTE编码SDI模式图像缓存SPMTESDIGTXGV85004、vivado工程1-->IT6802采集SDI输出5、vivado工程2-->AD
9527华安·2023-10-10 11:27

FPGA解码SDI视频，GTX加官方IP解码方案，代码逐行讲解，提供验证过的工程源码，可直接移植

文章目录1.SDI视频格式简介2.SDI常用的FPGA编解码方案3.SDI接入FPGA板级硬件电路详解4.XIlinx的GTX+SDIIP解码方案5.XIlinx的GTX解串详解6.XIlinx的SDIIP
9527华安·2023-10-10 11:27

北邮22级信通院数电：Verilog-FPGA（4）第三周实验：按键消抖、呼吸灯、流水灯 操作流程&&注意事项

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1LED_debounce代码2.2debounce.v代码2.3管脚分配三.流水灯3.1LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4
青山入墨雨如画·2023-10-10 10:09

北邮22级信通院数电：Verilog-FPGA（5）第四第五周实验 密码保险箱的设计

博客目录一.密码箱的功能和安全性显示：输入部分：确认键：复位键：输出部分：二.verilog代码三.消抖模块四.管脚分配一.密码箱的功能和安全性下面介绍本博客实现的密码箱的显示、输入和输出构架：显示：FPGA
青山入墨雨如画·2023-10-10 10:08

FPGA----视频下采样------分辨率转换-----yuv444----yuv420

本篇文章主要介绍了"FPGA----视频下采样------分辨率转换-----yuv444----yuv420"，主要涉及到FPGA----视频下采样------分辨率转换-----yuv444----
mandagod·2023-10-10 08:25

stm32Cubemx USB虚拟串口

之前工作中，在调试STM32时，经常碰到串口不够使或者传输速率太低的问题，如果想要与上位机、FPGA等更快的传输速率，以太网由于协议栈的问题，太过麻烦，USB就是个很不错的选择。
乖巧梦想Fs·2023-10-10 06:51

FPGA学习笔记（五）PLL和DLL的区别

一、PLL和DLL的区别（一）、PLL原理PLL（PhaseLockedLoop），生成时钟的核心部分是压控振荡器（Voltage-ControlledOscillator，VCO）。它是可根据输入的电压调整输出频率的振荡器，如下图所示。它的基本原理是通过负反馈形成闭环从而根据输入的基准时钟控制输出时钟。其中鉴相器就相当于一个比较器，它根据基准时钟和输出时钟的差值转换为控制电压，输出到低通滤波器滤
SeanOY·2023-10-10 04:38

MMCM和PLL

7系列的FPGA还会
Lzy金壳bing·2023-10-10 04:35
上一页 49 50 51 52 53 54 55 56 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他