E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA科普
DeepSeek:为环保领域插上智慧的翅膀
目录一、引言:DeepSeek开启环保新时代二、DeepSeek助力环保知识
科普
文章创作2.1环保知识
科普
的重要性2.2DeepSeek的创作优势2.3实际应用案例三、DeepSeek在环保项目报告撰写辅助中的应用
奔跑吧邓邓子
·
2025-05-10 22:20
DeepSeek
实战
DeepSeek
环保领域
应用
学习使用Vivado和SDK进行Xilinx ZYNQ
FPGA
开发 | (十二)Verilog程序设计举例 | 2023.11.6/星期一/天气晴
系列文章目录专栏系列文章:学习XilinxZYNQ
FPGA
开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅
·
2025-05-10 15:39
学习Xilinx
ZYNQ
FPGA开发
学习
fpga开发
c++ opencv编程实现暗通道图像去雾算法_「学术论文」基于
FPGA
的交通视频快速去雾系统的设计与实现...
摘要:针对雾天交通监控视频图像退化问题,提出了一种基于
FPGA
架构的雾天交通视频图像快速去雾系统。
weixin_39560002
·
2025-05-10 11:09
c++
SA-1B数据集转COCO数据集
主要流程;1先把SA-1B数据集的.json文件读进来2通过coco自带的api将其RLE格式的segmentation的值转成mask格式此处
科普
一下:RLE:用来表示目标在图像中的像素位置信息coco
AloneCat2012
·
2025-05-10 02:07
计算机视觉
目标检测
FPGA
实战项目2———多协议通信控制器
1.多协议通信控制器模块(multi_protocol_controller)简要介绍这是整个设计的顶层模块,承担着整合各个子模块的重要任务,是整个系统的核心枢纽。它负责协调UART、SPI、I2C等不同通信协议模块以及DMA模块的工作,同时处理不同时钟域之间的信号交互,确保各个模块能够在不同的时钟环境下稳定、高效地协同工作。原理时钟管理:系统存在两个不同的时钟域,即系统时钟域(clk_sys)和
霖00
·
2025-05-09 20:59
fpga开发
嵌入式硬件
信号处理
单片机
经验分享
信息与通信
【
FPGA
开发】什么是Streaming流式传输?流式传输的最主要的设计思想是什么?
在数字系统,尤其是在硬件加速(如
FPGA
)和数据处理领域,Streaming(流式传输)是一种数据传输和处理模式。
kanhao100
·
2025-05-09 18:46
HLS
fpga开发
FPGA
Verilog 单芯片控制双AD7606芯片
FPGA
Verilog单芯片控制双AD7606芯片前言一、模式选择二、AD7606
FPGA
实现1.ad7606部分2.数据发送3.实际仿真图(上板验证后也正确)前言控制双ad7606的目的是因为所需要的通道数
ThreeYear_s
·
2025-05-09 12:39
fpga项目
fpga开发
【
科普
系列】Firmware和hardware是什么关系?
firmware(固件)和hardware(硬件)是紧密相关、相互依存的关系,以下从多个方面来阐述:定义和本质硬件:是指计算机系统中由电子、机械和光电元件等组成的各种物理装置的总称,是可以看得见、摸得着的实体部件,如芯片、电路板、显示屏、电源等,它们是构成计算机或其他电子设备的物质基础。固件:是一种嵌入在硬件设备中的软件,通常存储在只读存储器(ROM)或闪存等非易失性存储器中。它是一种介于硬件和软
AndrewHZ
·
2025-05-09 12:08
硬件架构
硬件工程
智能硬件
FPGA
----基于ZYNQ 7020实现定制化的EPICS通信系统
那么,如果我们的在
FPGA
侧有一些个性化的开发,那么生成的image.ub和boot.bin将于原sd卡中的不一致,我们应该如何坐呢?
发光的沙子
·
2025-05-08 16:24
fpga开发
FPGA
不兼容故障及处理
目录1.
FPGA
和FPD2.FPD镜像升级的背后逻辑3.升级以及排查命令FPD升级步骤升级过程中注意事项故障排查命令1.
FPGA
和FPD
FPGA
(Field-ProgrammableGateArray)
m0_54931486
·
2025-05-08 16:53
思科
ASR
路由器
fpga开发
网络
Cisco
硬件驱动
运维
硬件工程
.NET 实战对抗,内网渗透中红队通过 FSharp 执行命令绕过安全防护
01.FSharp
科普
介绍FSharp是一种功能强大、功能式编程为主的编程语言,FSharp是.NET平
dot.Net安全矩阵
·
2025-05-08 14:45
.net
安全
矩阵
哈希算法
线性代数
网络
场景设计题--手机没网也能付款
1.主流移动支付方式
科普
在日常生活中,我们主要通过以下两种方式使用微信支付、支付宝等进行线下支付:1.1.主扫支付(
求求你了再让我写写java
·
2025-05-08 11:58
java
开发语言
网络
安全
web安全
服务器
彻底告别VMware残留!手把手教你完全卸载虚拟机的七步心法
先给萌新
科普
下:VMware安装时会往系统塞十几个隐藏组件(偷偷告诉你:包括虚拟网卡、设备驱动、后台服务等等)。普通卸载就像用扫帚扫地,犄角旮旯的垃
别问!问就是全会
·
2025-05-08 10:49
其他
XCZU19EG-2FFVC1760I Xilinx赛灵思
FPGA
Zynq UltraScale+MPSoC
XCZU19EG-2FFVC1760I属于ZynqUltraScale+MPSoCEG(EnhancedGeneral)系列,采用20nmFinFET+工艺制造,该型号的速度等级为-2(0.85VVCCINT)、工业级温度(-40℃至+100℃),典型应用核心频率为APU最高1.3GHz,RPU600MHz,GPU667MHz,片上SRAM大小为256KB,用于实时处理和系统管理集成四核ArmCo
XINVRY-FPGA
·
2025-05-08 05:17
fpga开发
fpga
嵌入式硬件
云计算
阿里云
c++
硬件工程
【第1章>第11节】小波神经网络的理论学习与MATLAB仿真
小波神经网络概述2.1小波神经网络基本结构2.2小波基函数3.小波神经网络的MATLAB编程实现4.样本干扰,隐含层数量对小波神经网络的训练性能影响分析4.1样本干扰4.2隐含层数量5.视频操作步骤演示欢迎订阅
FPGA
fpga和matlab
·
2025-05-07 20:22
#
第1章·神经网络
学习
matlab
人工智能
神经网络
小波神经网络
FPGA
开发——取经之路的开始
既来之则安之新手必备一、
FPGA
开发流程是什么?
你的信号里没有噪声
·
2025-05-07 16:26
FPGA小Tips
FPGA
fpga开发
【教程4>第3章>第13节】16PSK解调系统的
FPGA
开发与matlab验证
本课程学习成果预览欢迎订阅
FPGA
/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:
fpga
入门100例》《★教程3:simulink入门60例》《★教程4:
FPGA
fpga和matlab
·
2025-05-07 12:02
#
第3章·通信—高阶调制解调
fpga开发
matlab
16psk解调
教程4
FPGA
原语使用方法
1.1
FPGA
原语使用方法1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)
FPGA
原语使用方法;5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2025-05-06 09:51
FPGA水滴穿石
Xilinx原语使用指南
Xilinx原语使用指南【下载地址】Xilinx原语使用指南Xilinx原语使用指南本仓库提供了一个名为“Xilinx原语的使用方法.pdf”的资源文件,该文件详细介绍了Xilinx
FPGA
设计中常用的原语使用方法项目地址
韦妮为
·
2025-05-06 09:50
原语的使用
原语(primitive),是
FPGA
开发环境所提供的一系列逻辑功能单元。往往与
FPGA
芯片的厂家精密相连,不同厂家的原语往往不能通用。
一条九漏鱼
·
2025-05-06 09:49
fpga开发
软件测试名词
科普
:性能测试、负载测试、压力测试、容量测试
目录1.性能测试2.负载测试3.压力测试4.容量测试5.四种测试对比表在软件测试中,性能测试(PerformanceTesting)、负载测试(LoadTesting)、压力测试(StressTesting)和容量测试(CapacityTesting)是四种常见的非功能性测试类型,它们关注系统的不同方面,以确保软件在实际使用场景下的稳定性和可靠性。以下是它们的详细定义、区别及示例说明:1.性能测试
佟格码路
·
2025-05-06 04:13
软件测试
性能测试
压力测试
一步步教你用
FPGA
加速YOLO目标检测(入门篇)
目录1.内存卡的装配2.PYNQ开发板联网设置(通过笔记本共享网络)步骤一:笔记本连接互联网步骤二:开启网络共享步骤三:记录网关IP步骤四:配置PYNQ开发板的IP步骤五:配置网关步骤六:测试联网3.安装pip4.TinyYOLO上板测试参考大神项目步骤一:安装QNN-MO-PYNQ库步骤二:直接运行tiny-yolo-image-loop.ipynb1.内存卡的装配详情参考:PYNQ装系统和调试
博导ai君
·
2025-05-06 04:43
深度学习教学-附源码
fpga开发
YOLO
目标检测
计算机视觉
ZYNQ petalinux 2022 DMA调试
搬运一个转载
FPGA
入门侵删具体过程没
青澜爸爸
·
2025-05-04 14:38
linux
fpga开发
zynq
petalinux
dma
科普
文:一文搞懂Spring中常用的注解【@PostConstruct、@DependsOn、@Order注解嵌套使用解决Bean加载优先级问题】
概叙
科普
文:一文搞懂Spring中常用的注解_spring中的各种注解讲解-CSDN博客
科普
文:springboot中常用的接口、工具栏、注解整理_springboot接口-CSDN博客
科普
文:一文搞懂
01Byte空间
·
2025-05-04 12:22
Spring
软件架构
业务场景
spring
java
mybatis
科普
文:一文搞懂Spring中常用的注解【@lazy注解的原理、核心类、应用场景】
概叙
科普
文:一文搞懂Spring中常用的注解-CSDN博客
科普
文:Java基础系列之深入理解Java注解、反射与代理机制_java注解代理-CSDN博客
科普
文:SpringBoot核心注解及应用梳理-CSDN
01Byte空间
·
2025-05-04 12:21
Spring
软件架构
业务场景
spring
java
后端
性能优化
Lazy
私有云平台安装与搭建
而广义的虚拟化技术是指对计算资源的抽象,这些计算资源包括CPU、内存、存储(磁盘)、网络,甚至也可以包括像GPU、
FPGA
这类外部设备。对计算资源做抽象的好处颇多,最显著的就是可
Sword_of_despair
·
2025-05-04 06:15
云计算
openstack
【技术
科普
】揭秘图像处理:从零开始的计算机视觉之旅!
Hey小伙伴们,今天给大家带来的是计算机视觉中的基础知识——图像处理的基本概念!不管你是一个刚入门的小白,还是想要巩固自己基础知识的老司机,这篇文章都能帮你更好地理解图像处理的奥秘。✨图像处理是什么?图像处理是指对图像进行各种操作和转换,以提取有用的信息或改善图像的质量。在计算机视觉领域,图像处理是不可或缺的一部分,它为后续的高级任务如目标检测、人脸识别等打下了坚实的基础。必须知道的几个概念在开
风清扬雨
·
2025-05-03 23:33
人工智能
计算机视觉
计算机视觉
图像处理
人工智能
Verilog HDL:分频器设计
分频器的设计(VerilogHDL)在
fpga
应用中,有时需要对系统时钟进行分频。通常情况下有两种情况,一种是偶分频,一种是奇分频。偶分频偶分频指的是分频系数是偶数的分频器。
弄曲幽篁
·
2025-05-03 07:42
HDL
fpga开发
ZYNQ X7Z020 PL端程序固化指南
ZYNQX7Z020PL端程序固化指南【下载地址】ZYNQX7Z020PL端程序固化指南分享对于那些专注于
FPGA
设计,而不涉及ZYNQ的ARM处理器(PS部分)的应用场景,本资源尤其重要。
鲁嫒妮Gale
·
2025-05-03 07:41
LLM - Large Language Model
特斯拉前AI总监爆火LLM
科普
,时长1小时,面向普通大众-知乎大模型本质及趋势剖析,万字长文总结,让您玩转大语言模型-知乎https://simonwillison.net/2025/Mar/11/using-llms-for-code
Andre-S
·
2025-05-03 06:11
人工智能
人工智能
FPGA
:介绍几款高速ADC及其接口形式
本文介绍了几款采样率至少为500Msps的高速ADC芯片,并详细介绍ADC与
FPGA
之间的常见接口形式,以及
FPGA
如何正确读取高速ADC的输出数据。
InnoLink_1024
·
2025-05-02 18:15
FPGA
RTL设计
嵌入式
fpga开发
fpga
开发语言
利用Python生成Xilinx
FPGA
ROM IP核 .coe初始化文件
以下是一个Python脚本,用于生成XilinxIPROM的.coe格式初始化文件,假设ROM深度为1024,数据位宽为32bit,使用随机的32位无符号数进行初始化:importrandom#定义ROM的深度和数据位宽rom_depth=1024data_width=32#生成随机的32位无符号数random_numbers=[random.randint(0,2**data_width-1)f
InnoLink_1024
·
2025-05-02 18:43
FPGA
Python
脚本语言
python
fpga开发
开发语言
[
FPGA
官方 IP] Binary Counter
XilinxBinaryCounterIP(PG121)详细介绍概述XilinxBinaryCounterIP(二进制计数器IP)是AMDXilinx提供的LogiCORE™IP核,用于在
FPGA
中实现高性能
S&Z3463
·
2025-05-02 12:09
FPGA
BASE
IP
fpga开发
SystemVerilog
python画sigmoid函数_基于Python的sigmoid函数
FPGA
实现
基于Python的sigmoid函数
FPGA
实现刘毅飞【摘要】sigmoid函数是人工神经网络中通常采用的传递函数,采用基于Python的软硬件协同设计方法,在
FPGA
上实现了定点sigmoid函数。
weixin_39624360
·
2025-05-02 04:10
FPGA
控制NVME硬盘高速存储 -- 10GBps
近期对
FPGA
直接控制硬盘实现高速存储的系统做了升级,连续读写速率达到10GBps,特此分享,敬请指教。
expipi刘家伟
·
2025-05-01 21:55
fpga开发
提高设计的综合性能
4、处理方法之状态机超时跳转状态机的鲁棒性就代表
FPGA
的鲁棒性。
一条九漏鱼
·
2025-05-01 07:27
fpga开发
FPGA
万兆网UDP/TCP/IP协议栈:16小时无丢包的实践
fpga
万兆网udptcpip协议栈,16个小时无丢包ID:3410000643611061986知芯电子科技标题:
FPGA
万兆网UDP/TCP/IP协议栈稳定性分析与优化摘要:本文通过对
FPGA
万兆网
hgOcEXCXHg
·
2025-05-01 07:26
fpga开发
udp
tcp/ip
上位机知识篇---时钟分频
降低功耗匹配外设需求时序约束多时钟域设计2.时钟分频的实现方式(1)硬件分频(计数器分频)偶数分频(50%占空比)实现方法波形示例奇数分频(非50%占空比)实现方法波形示例(2)锁相环(PLL)分频优点
FPGA
Ronin-Lotus
·
2025-05-01 07:25
上位机知识篇
fpga开发
【教程4>第7章>第2节】卷积编码与Viterbi译码理论概述和
FPGA
设计构架
目录1.卷积编码原理2.Viterbi译码原理3.卷积编码与Viterbi译码的
FPGA
设计构架4.参考文献欢迎订阅
FPGA
/MATLAB/Simulink系列教程《★教程1:matlab入门100例》
fpga和matlab
·
2025-05-01 02:55
#
第7章·通信—信道编译码
fpga开发
卷积编码
维特比译码
教程4
xilinx 芯片使用vivado导出pindelay文件——
FPGA
学习笔记24
1、创建一个空的工程2、在TCL命令窗输入link_design-partxc7a35tfgg484-2(芯片型号)回车3、输入write_csvxc7a35tfgg484-2(文件类型和文件名字)回车,导出文件在该目录下4、导出文件
无尽的苍穹
·
2025-04-30 12:56
FPGA学习笔记
fpga开发
NOC
科普
一
拓扑结构NoC里Router之间的link链路连接可以定义成不同的结构以改变通信测量和简化片上通信结构。(a)Ring:环形,每个router都有2个相邻节点,虽然部署和故障排除相对容易,但主要缺点是其通信的距离也即环形的直径会增大,通信路径单一不能优化,扩展节点数量时会降低系统性能。另一个缺点是,当一个节点出现错误时会使得通信之间出错(容易受到攻击)。(b)Octagon:八角形,除了8个节点连
凢en
·
2025-04-30 10:46
Interconnect
网络
算法
智能路由器
硬件工程
笔记
三相整流器移相触发电路的整体
FPGA
设计
三相整流器移相触发电路系统的整体设计方案主要包括如下几个类型:基于CPLD的系统实现方案;基于专用芯片的系统实现方案以及基于中小规模集成电路的系统实现方案[06~09]。·基于中小规模集成电路的系统实现方案基于中小规模集成电路来实现三相整流器移相触发电路系统,其主要方法是通过多个数字芯片焊接在PCB电路板上,构建一个三相整流器移相触发集成电路,该方法需要了解各个芯片的时序,设计的电路板需要严格满足
fpga和matlab
·
2025-04-30 09:06
FPGA
板块8:控制器
★FPGA项目经验
fpga开发
外部存储器接口:EMIF总线
扩展外设:通过异步接口连接
FPGA
、ASIC或自定义逻辑设备。典
InnoLink_1024
·
2025-04-30 07:48
FPGA
嵌入式
单片机
fpga开发
dsp开发
FPGA
车牌识别
基于
FPGA
的车牌识别主要包含以下几个步骤:图像采集、颜色空间转换、边缘检测、形态学处理(腐蚀和膨胀)、特征值提取、模板匹配、结果显示。
超能力MAX
·
2025-04-29 23:22
fpga开发
24小时
FPGA
数字时钟设计与实现
本文还有配套的精品资源,点击获取简介:本项目利用
FPGA
技术创建了一个24小时制的数字时钟硬件电路。
西域情歌
·
2025-04-29 14:13
FPGA
-时钟域
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、时钟信号基本特征1.时钟信号基本特征参数介绍二、时钟信号的分类按来源分类三、时钟域1.时钟域的概念2.时钟树简介3.时钟树分类前言在时序逻辑中,正是时钟信号将各个存储单元中的数据一级、一级地推动下去,如果时钟信号突然停止,那么整个时序逻辑也将陷入瘫痪,因此时钟就好像时序逻辑的心跳一样,那么重要,却又那么平常的存在着。一
小羊肖恩想
·
2025-04-29 14:41
FPGA之道
FPGA
-跨时钟域问题的解决
FPGA
跨时钟域解决问题提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言解决跨时钟域问题的原理两级采样法握手法异步FIFO法前言如果控制两个时钟域的信号没有关联,例如它们分别是由两个不同频率的晶振产生的
小羊肖恩想
·
2025-04-29 14:41
FPGA之道
基于
FPGA
的数字时钟的设计与实现
基于
FPGA
的Digital_clock的设计与实现一、设计要求1.正常显示功能四位数码管显示当前时间、日期以及闹钟时间。对于时间(当前时间、闹钟时间)来说,数码管的前两位显示小时,后两位显示分钟。
盈梓的博客
·
2025-04-29 14:11
fpga开发
FPGA
图像处理
基本原理
FPGA
在图像处理领域,
FPGA
因其高度的并行处理能力和可重构性而受到重视。以下是
FPGA
图像处理基本原理的概述:1.图像数据的获取图像处理的第一步是获取图像数据。
RossRossRossRossRoss
·
2025-04-29 14:09
fpga开发
图像处理
人工智能
晶振PCB设计核心要点与规范
一、布局与走线设计位置优先原则:晶振紧邻主控芯片(如MCU、
FPGA
)时钟输入引脚,最大走线长度≤10mm。远离高速信号线(如DDR、USB差分对),间距≥3倍线宽,避免串扰。
美好的事情总会发生
·
2025-04-28 23:23
器件
硬件问题篇
PCB设计
嵌入式硬件
硬件工程
智能硬件
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他