FPGA精选第8页

ASIC和FPGA，到底应该选择哪个？

ASIC和FPGA各有优缺点。ASIC针对特定需求，具有高性能、低功耗和低成本（在大规模量产时）；但设计周期长、成本高、风险大。

博览鸿蒙·2025-05-20 18:01

FPGA入门学习网站汇总【自学FPGA专用】

做点学术清华大学电子系主页FPL——FPGA学术会议官网2023FPGA论文集杨华中学术主页SAT编程githubPUF加密设计学习ISCAS89——基准电路下载网站基准电路说明文章：《基于路径延迟故障序列的硬件木马检测方法

cjjoe01·2025-05-20 16:23

FPGA 学习资料汇总

FPGA学习资料汇总【下载地址】FPGA学习资料汇总这是一个专注于FPGA学习的开源项目，汇集了丰富的学习资料，旨在帮助初学者快速掌握FPGA的核心知识与实践技能。

蒙跃旖·2025-05-20 16:50

2025-05-15 代码人生 - 精选文章周刊

本期周刊精选了涵盖AI应用、系统性能优化、云平台构建、数据工程、前端开发等多个方向的高质量文章。我们依据内容主题进行分类，并辅以简明导语，让你能够按需查阅、轻松

是乐谷·2025-05-20 04:02

华为OD机考2025B卷 - 欢乐的周末（Java & Python& JS & C++ & C ）

算法大师·2025-05-20 03:27

华为OD机考2025B卷 - 无向图染色（Java & Python& JS & C++ & C ）

算法大师·2025-05-20 03:55

Ubuntu 20.04 下使用 GNU Radio 3.8 + RFNoC 4.0 开发 USRP 片上 FPGA 资源

对于一些对性能有较高要求的应用，USRP的FPGA资源可以用于硬件加速，这就引出了RFNoC(RadioFrequencyNetworkonChip)，它是一个用于将USRP的FPGA功能集成到GNURadio

一只蜗牛儿·2025-05-19 14:56

华为OD机考2025A卷 - 太阳能板最大面积（Java & Python& JS & C++ & C ）

算法大师·2025-05-19 13:20

两台服务器文件同步ftp,ftp服务器文件同步软件

ftp服务器文件同步软件内容精选换一换CDM支持周期性自动将新增文件上传到OBS，不需要写代码，也不需要用户频繁手动上传即可使用OBS的海量存储能力进行文件备份。

weixin_39787594·2025-05-19 12:40

群晖服务器+微信同步,群晖服务器云同步

群晖服务器云同步内容精选换一换集群中的每一个节点对应一台弹性云服务器或物理机，集群节点创建成功后，您仍可以根据需求，修改云服务器的名称或变更规格。

大不列颠一号m~~·2025-05-19 11:10

视频创作全场景覆盖：十大主流素材平台使用指南

本文精选十大主流视频素材平台，解析其在不同创作领域的不可替代性，为全场景创作提供精准选型支持。

2501_90625194·2025-05-19 08:18

UDP--DDR--SFP,FPGA实现之ddr axi读写驱动模块

ddraxi读写驱动模块实现介绍该模块主要功能为：接收数据读写op指令，将其转换为AXI4总线形式其逻辑较为简单，而关于AXI4的时序，建议读者使用vivado封装两个AXI4的ip核，一个主机，一个从机，进行学习，笔者在这里便不进行赘述，如果有读者想要了解，欢迎在评论区进行讨论，笔者后期可能会进行文章专栏讲解。其工作原理即是，检测到op指令有效，进行相应的读写操作，AXI4读写数据的流程是AXI

爱学习的张哥·2025-05-19 04:17

UDP--DDR--SFP,FPGA实现之内存读取控制模块

内存读取控制模块实现介绍由于该模块接口数量较多，为了详细说明模块实现，采用文字流程进行介绍该模块的工作时钟域为DDR时钟和SFP时钟，即读取数据为DDR时钟域下工作，输出读取到的数据在SFP时钟域下工作接收到数据完成指令后，开始进行从DDR中读数据操作根据文件的KB大小，确定突发次数（以突发100次为单位），读到的数据存储在BRAM中每次读取完100KB，进行一次光纤数据传输，即100KB大小的单

爱学习的张哥·2025-05-19 04:16

基于SpringBoot的同城宠物照看管理系统

计算机学姐·2025-05-18 22:40

【教程4＞第7章＞第8节】基于FPGA的Viterbi维特比译码verilog实现——幸存路径存储单元

目录1.软件版本2.幸存路径存储单元模块FPGA实现概述3.幸存路径存储单元模块的FPGA实现4.总结欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程

fpga和matlab·2025-05-18 20:56

Redis6为什么引入了多线程？

1000道互联网大厂Java工程师精选面试题-Java资源分享网Redis6引入多线程的主要目的是提升性能，尤其是在处理网络I/O操作时。

java1234_小锋·2025-05-18 10:20

Mysql中in和exists的区别?

1000道互联网大厂Java工程师精选面试题-Java资源分享网在MySQL中，IN和EXISTS都用于进行子查询，但它们的工作原理和适用场景有所不同。

java1234_小锋·2025-05-18 10:20

基于PXIE的Kintex UltraScale系列FPGA处理板卡

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。

VX15600254840·2025-05-17 22:20

华为OD机考2025B卷 - 矩阵匹配（Java & Python& JS & C++ & C ）

算法大师·2025-05-17 12:05

边缘计算模块

以下是其核心要点：1.核心组成硬件部分处理器：高性能微处理器（如ARMCortex系列）或FPGA，支持实时计算。通信模块：支持Wi-Fi、4G/5G、蓝牙等协议，确保低延迟数据传输。

伸头看云朵·2025-05-16 19:43

Libero Soc集成开发环境：FPGA开发新手的最佳选择

LiberoSoc集成开发环境：FPGA开发新手的最佳选择【下载地址】LiberoSoc集成开发环境使用教程LiberoSoc集成开发环境使用教程欢迎来到LiberoSoc集成开发环境的详细指南！

韦妮为·2025-05-16 15:10

Libero 11.9安装及免费license申请教程

Libero11.9下载Libero11.9及更早版本支持的FPGA系列：首先进入官网主页：Microsemi主页在下载Libero软件之前需要注册/登录成为Microsemi用户，注册流程比较简单，这里不再赘述

叫我电子dog·2025-05-16 15:40

【FMC216】基于 VITA57.1 的 2 路 TLK2711 发送、2 路 TLK2711 接收 FMC 子卡模块

该板卡支持2路TLK2711数据的收发，支持线速率1.6Gbps，经过TLK2711高速串行收发器，可以将1.6Gbps的高速串行数据解串为16位并行数据以及一路随路时钟，通过FMC连接器送入FPGA载板

北京青翼科技·2025-05-16 15:10

2023 ASIC FPGA IP RTL & License （Diamond / Libero SOC）

FPGA系列：IntelAlteraFPGA（Quartus）ADMXILINXFPGA（Vivado&ISE）LatticeFPGA（Diamond）Microchip（LiberoSOC）ASIC系列

Jerry_Wei_2020·2025-05-16 15:09

基于RK3588的GMSL、FPDLink 、VByone及MIPI等多种摄像模组，适用于车载、机器人&工业图像识别领域

拥有资深的图像算法和图像ISP专家团队，能够在软件驱动层开发、ISP算法、FPGA算法集成能力，以及适配不同的SOC平台的各种场景ISP图像调优上，为客户提供最优质成像产品及服务。

深圳信迈科技DSP+ARM+FPGA·2025-05-16 05:25

Vivado中可新建的工程类型解析

以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（Verilog/VHDL）设计FPGA逻辑，覆盖完整开发流程。

漂洋过海的鱼儿·2025-05-16 03:42

基于FPGA的车速检测系统仿真设计与实现

标题:基于FPGA的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于FPGA的车速检测系统仿真。随着汽车行业的快速发展，精确的车速检测对于车辆的安全性和性能评估至关重要。

赵谨言·2025-05-15 22:37

FPGA面试笔试专题——跨时钟域处理

跨时钟域处理时需要考虑两个方面:方面1：不同位宽，处理方式不同位宽为1，可以采用寄存器打两拍的方式；位宽为多位时，需要采用异步FIFO、转换为格雷码、握手等；异步FIFO：通过异步读写，以及空满标志实现了跨时钟数据同步。转换为格雷码：利用相邻格雷码仅一位改变的特性，实现跨时钟域数据同步。握手：在具体实现中，假设req、ack、data总线在初始化时都处于无效状态，发送域先把数据放入总线，随后发送有

CLL_caicai·2025-05-15 21:01

2025 必备8 款项目管理神器，让你准时下班不加班！

本文将为您精选8款高效工具，助您找到最适合团队的解决方案。

不念霉运·2025-05-15 14:10

2025年DevOps平台工具精选：本土化解决方案引领数字化转型

在数字化浪潮的推动下，DevOps平台已成为企业实现数字化转型的关键工具。随着技术的不断进步，DevOps平台也在不断演进，以满足企业对高效、灵活和安全的研发流程的需求。以下是2025年值得关注的6款DevOps平台工具，它们将帮助企业优化研发流程，提升协作效率。1.GiteeDevOps平台：本土化全流程管理的佼佼者GiteeDevOps平台作为国内开发者的一体化研发协作平台，凭借其全面的功能和

不念霉运·2025-05-15 14:10

2025年五大ETL数据集成工具推荐

本文精选五款实战型ETL解决方案，从零门槛的国产免费工具到国际大厂企业级平台，助您找到最适合的数据集成利器。

谷云科技RestCloud·2025-05-15 13:30

基于Kintex-7 FPGA的FMC PCIE预处理侧插卡

板卡采用Xilinx的高性能Kintex7系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的64位DDR3SDRAM大容量缓存。

VX15600254840·2025-05-15 12:29

FPGA：Xilinx Kintex 7实现DDR3 SDRAM读写

在XilinxKintex7系列FPGA上实现对DDR3SDRAM的读写，主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核，结合Vivado设计流程。

InnoLink_1024·2025-05-15 12:27

季报中的FPGA行业：U型反转，春江水暖

上周Lattice，AMD两大厂商相继发布2025Q1季报，尽管恢复速度各异，但同时传递出FPGA行业整体回暖的复苏信号。

forgeda·2025-05-15 12:56

开源精选：React Native Paper —— 跨平台的Material设计组件库

开源精选：ReactNativePaper——跨平台的Material设计组件库react-native-papercallstack/react-native-paper:ReactNativePaper

巫舒姗·2025-05-15 12:55

从Xilinx Kintex-7认识FPGA

从赛灵思Kintex-7认识FPGA作者：lee神1xilinxFPGA简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物

LEEE@FPGA·2025-05-15 12:25

Xilinx Kintex-7系列FPGA的开发板SATA/PCIe接口

前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列FPGA自主研发的核心板+底板方式的开发板，可快速评估FPGA性能。

Tronlong创龙·2025-05-15 12:25

fpga ADC模块常用小模块（测频率、测Vpp）

我的是12位adc目录1.vpp_calc测量峰峰值2.freq_calc等精度数字频率计3.脉冲生成模块模块3是配合1,2使用的1.vpp_calc测量峰峰值//峰峰值测量模块12位adc单位用mVmodulevpp_calc(inputad_clk,//AD时钟inputclk_50,inputrst_n,//复位信号input[11:0]ad_data,//AD输入数据inputad_pul

明天冰雪封山·2025-05-15 11:53

FPGA： Xilinx Kintex 7实现PCIe接口

在XilinxKintex-7系列FPGA上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP

InnoLink_1024·2025-05-15 11:23

问题：Nand作为存储介质，读写出错

二、FPGA遇到的问题1.问题1：无法格式化格式化失败，无法格式化！

渣渣小码·2025-05-15 09:09

华为OD机考2025B卷 - 士兵过河（Java & Python& JS & C++ & C ）

算法大师·2025-05-15 06:51

华为OD机考2025A卷 - 中庸行者（Java & Python& JS & C++ & C ）

算法大师·2025-05-15 06:50

华为OD机考2025A卷 - 拔河比赛（Java & Python& JS & C++ & C ）

算法大师·2025-05-15 06:50

【答题有奖】25届非技术专项训练营——PT1.产品训练营

实习生offer被毁约网易互娱c++开发岗二面凉经华黑子的暑期实习总结TP-LINK普联FPGA提前批中电二十九所机械设计工程师25届秋招提前批已开！暑期实习仍有大量机会！

han_xue_feng·2025-05-15 04:06

用ssh连接服务器怎么重装系统,如何用ssh连接云服务器

如何用ssh连接云服务器内容精选换一换基于云服务器访问安全的考虑，云服务器的访问密钥需定期更换，有时需要禁用SSH密码登录方式。本节操作介绍禁用SSH密码方式连接云服务器的操作步骤。

退乎·2025-05-15 01:16

基于FPGA的视频接口之千兆网口(六GigE纯逻辑)

在本文我们重点讲的是基于FPGA纯逻辑实现阉割版的GigE协议，也就是说在很多视频传输过中，只用到了视频流传输，并没有控制方面的要求，举一个最简单的例子，博主想要把一个HDMI显示设备转成网络形式，则不需要对于相机进行查询

Eidolon_li·2025-05-14 16:16

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台，该板卡采用Xilinx的高性能Kintex7系列FPGAXC7K325T作为实时处理器，实现各个接口之间的互联

北京青翼科技·2025-05-14 05:26

蓝桥杯FPGA赛道第三次模拟题代码

一、顶层代码moduletest#(parameterSYS_CLK_FREQ=26'd50_000_000,//系统时钟频率50MHzparameterBAUD_RATE=9600,//串口波特率parameterCHECK_BIT="None"//校验位类型（None表示无校验）)(inputwiresys_clk,//系统时钟输入inputwiresys_rst,//系统复位（低电平有效）i

吸纹鸽·2025-05-14 03:46

蓝桥杯FPGA赛道第二次模拟题代码

一、顶层文件moduletest(inputwiresys_clk,inputwiresys_rst,inputwire[3:0]key_in,outputreg[7:0]led,outputwirescl,inoutwiresda,//i2c的信号outputwire[7:0]sel,outputwire[7:0]seg//数码管的驱动);wire[23:0]data;reg[31:0]dsp_