FPGA软核

群核科技空间理解模型SpatialLM技术报告发布，3D空间识别精度达全球领先水平

近日，空间理解模型SpatialLM发布首份技术报告，该模型来自于空间智能公司群核科技。
CSDN资讯·2025-06-24 16:18

当AI拥有空间直觉：SpatialLM如何让机器“看懂”三维世界？

这正是群核科技开源的SpatialLM所实现的能力——它让机器第一次拥有了“空间直觉”，能够从普通视频中解析物理世界的三维逻辑，成为机器人、自动驾驶等领域的“空间翻译
遇见小码·2025-06-24 15:15

混沌保密音频传输系统设计与评估

详细阐述了系统架构、混沌电路实现、FPGA/微控制器平台部署方案，并制定了全面的评估指标体系（包括音频失真度、误码率、加密/解密时间、密钥空间、敏感性分析、统计特性等）。
神经网络15044·2025-06-24 14:07

Python训练营---DAY54

LeNet-->AlexNet-->VGGNet-->nceptionNet-->ResNetinception模块和网络特征融合方法阶段性总结：逐元素相加、逐元素相乘、concat通道数增加等感受野与卷积核变体
2501_91182850·2025-06-24 13:59

数据处理与统计分析——11-Pandas-Seaborn可视化

kde:是否绘制核密度估计曲线。其他常
零光速·2025-06-24 12:24

FPGA基础 -- Verilog 锁存器简介

由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器（Latch）？锁存器是一种电平敏感的时序逻辑单元，用于在特定控制信号（如enable或clk为高电平）时锁存输
sz66cm·2025-06-24 11:20

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。
·2025-06-24 11:20

【软考高级系统架构论文】论软件维护方法及其应用

在软件外部，一般采用MTTR来度量软件的可维护性；在软件内部，可以通过度量软件的复杂性来间接度量软
·2025-06-24 10:41

Python-OpenCV-图像滤波

在进行均值滤波操作时，需要定义一个滤波模板（卷积核），通常是一个矩形区域，其大小由模板的宽度和高度决定。在模板中的每一个像素，都会与该像素
卡朗·2025-06-24 08:26

Flutter与物联网：使用MQTT协议连接智能设备

详细讲解了MQTT协议的核
移动开发前沿·2025-06-24 05:38

《从零开始：Hadoop 3.3.0 全分布式环境搭建与运行详解（含自动化配置）》

Hadoop3.3.0全分布并环境搭建与运行部署详解一、准备工作1.1环境要求三台Linux主机，如node1、node2、node3配置推荐:内存大于4GB，CPU大于2核，磁盘空间大于40GB1.2
李哈哈敲代码·2025-06-24 02:51

FPGA芯片企业需要做哪些认证？

FPGA芯片厂商，为了符合行业和客户的要求，保证产品的质量，需要在公司层面和产品层面完成一些标准的三方认证。
·2025-06-24 01:15

Vue2 与 Vue3 核心区别深度解析：源码级详解

优化代码组织：OptionsAPI→CompositionAPI打包机制：支持Tree-shaking的模块化架构类型系统：全面拥抱TypeScript以下通过源码对比详细解析核心差异：一、响应式系统重构（核
·2025-06-23 21:17

XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD

XCVU47P-2FSVH2892E是一款为超高带宽、超大逻辑、低延迟应用而生的旗舰级FPGA。它不仅为AI与网络加速提供了理想平台，也在5G与未来通信基础设施中发挥着核心作用。
XINVRY-FPGA·2025-06-23 19:34

使用UniApp开发HarmonyOS 5资类应用核心易错点

一、分布式能力集成：权限与状态同步陷阱设备发现失败（TOP1问题）根因：62%的故障因设备未登录相同华为账号导致；本地防火墙阻断分布式软总线通信（需开放端口）；未在module.json5声明ohos.permission.DISTRIBUTED_DATASYNC
哼唧唧_·2025-06-23 16:10

SSN（流式扫描网络）：重塑芯片可测试性设计的未来

例如，超大规模SoC中全局扫描链的布线拥塞、异构IP核的独立测试需求，以及3DIC堆叠带来的访问难题，迫使DFT技术亟需革新。
硅民Momo·2025-06-23 10:03

一键制作精彩播客！扣子空间播客能力全新升级

在音频制作上，需要选择硬件设备、剪辑软
火山引擎开发者社区·2025-06-22 23:44

手把手教你玩转 Sqoop：从数据库到大数据的「数据搬运工」

核
AAA建材批发王师傅·2025-06-22 20:31

django调用 paramiko powershell 获取cpu 核数

在Django应用中使用paramiko库通过SSH连接到远程服务器并执行命令（例如获取CPU核数）是一个常见的需求。
计算机辅助工程·2025-06-22 05:21

实现Reactor反应堆模型：框架搭建

一、Reactor模型概述Reactor模型的核
小俊学长·2025-06-22 01:30

FPGA基础 -- Verilog 的值变转储文件（VCD：Value Change Dump）

Verilog的“值变转储文件（VCD：ValueChangeDump）”，这是一项在仿真调试中至关重要的技术，可以帮助你“看见”RTL中每个信号随时间的变化过程。一、什么是Verilog的值变转储文件（VCD）VCD文件是一种标准格式的文本文件，全称为ValueChangeDump，用于记录Verilog仿真过程中信号的取值变化。它的作用类似于逻辑分析仪的抓取波形，但作用于RTL层，用于：波形观
sz66cm·2025-06-22 01:27

FPGA基础 -- Verilog 的属性（Attributes）

Verilog的属性（Attributes）的系统化培训内容，适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。内容将涵盖：属性的定义、语法、使用场景、典型示例、工具兼容性与注意事项。一、什么是Verilog的属性（Attribute）Verilog的属性是附加在语句或对象上的元信息（Metadata），不会改变功能行为，但用于指导综合器、仿真器或其他EDA工具的行为，例如：优化
sz66cm·2025-06-22 00:24

在 DE2-115 开发板上使用 Chisel 编写流水灯程序

在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：
奈一410·2025-06-22 00:52

从零构建千万级日活推客小程序系统｜架构设计+源码解析+性能优化+安全防御+运维监控全链路实战

一、系统架构全景解析1.业务需求与挑战推客核
wx_ywyy6798·2025-06-21 22:37

浅谈开发者重构的时机选择

软件之所以叫软件，正是因为它是”软”的，需求随时在更新，上星期的代码放在今天也许就不再合适。也正因为软件是软的，我们可以很方便的通过重构改进它。只要有良好的测试用例，就大胆的重构吧！
叶子爱分享·2025-06-21 21:58

教育类HarmonyOS 5应用测试的核心注意点

教育流程完整性核
哼唧唧_·2025-06-21 18:43

FPGA基础 -- Verilog 共享任务（task）和函数（function）

Verilog中共享任务（task）和函数（function）的详细专业培训，适合具有一定RTL编程经验的工程师深入掌握。一、任务（task）与函数（function）的基本区别特性taskfunction调用方式可以在过程块中调用可以在表达式中调用返回值无返回值，通过output/inout传递必须有返回值执行周期可以包含时间延迟#、事件@不能有任何延迟并发可与fork...join结合实现并发
sz66cm·2025-06-21 17:36

资源调度与分配策略

核心资源类型及调度对象资源调度与分配主要涉及以下几类资源：计算资源：包括CPU核数、GPU卡
大数据张老师·2025-06-21 14:20

宽带中频10.4G采集卡

板载FPGA具备实时信号处理能力，可以进行大数据量的实时信号处理，这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。
·2025-06-21 14:44

PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道

板载FPGA具备实时信号处理能力，可实现数字下变频DDC、数字滤波、快速傅立叶变换等信号处理算法。提供快速的PCIExpress3.0x8数据传输接口，以及灵活
FPGA_ADDA·2025-06-21 14:44

中频收发卡-采集回放

它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率，基于XilinxKU060FPGA系列。
FPGA_ADDA·2025-06-21 13:42

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制（12=10）8'hA//8位的十六进制（A=10）2.语法结构说明[位宽]'[进制][数值]位宽：指明宽度，如8'd10是8位进制：b：二进制（binary）o：八进制（octal）d
sz66cm·2025-06-21 11:27

第三届全国先进技术成果转化大会成功举办 中科亿海微携品亮相

为深入贯彻落实党的二十届三中全会精神，积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略，5月16日至18日，中科亿海微携国产FPGA、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品
ehiway·2025-06-21 11:25

中科亿海微SoM模组——AI图像推理解决方案

本文介绍的中科亿海微基于FPGA+SoC架构的通用AI图像推理模组，主要
·2025-06-21 11:55

中科亿海微SoM模组——波控处理软硬一体解决方案

图波控处理板实物图波控处理板硬件由波控处理FPGA模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。FPGA模块单元，选用中科亿海
ehiway·2025-06-21 11:24

中科亿海微SoM模组——中频信号采集存储卡

数字中频信号采集存储是指利用ADC、FPGA实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。
ehiway·2025-06-21 11:54

中科亿海微SoM模组——FPGA+ARM核心板

FPGA+ARM核心板是基于中科亿海微的EQ6HL45型FPGA芯片开发的高性能核心板，具有处理器丰富、接口丰富、高速大带宽等特点，适合异构平台算法、控制等方面使用。
ehiway·2025-06-21 11:24

超高速10G采集卡

特性:单通道和双通道操作单通道10GSPS或双通道5GSPS7GByte/s持续数据传输速率开放式FPGA支持实时DSP脉冲检测固件选项波形平均固件选项特征单通道和双通道工作模式双通道5GSPS，单通道
FPGA_ADDA·2025-06-21 07:30

云计算处理器选哪款？性能与能效的平衡艺术

一、旗舰处理器技术解码IntelXeon6900系列制程突破:采用进阶版Intel7工艺,56核配置下全核睿频可达4.3GHz内存子系统:集成DDR5内存控制器,支持8通道RDIMM/LRDIMMAI加速实例
资讯分享周·2025-06-21 06:59

FPGA中所有tile介绍

FPGA中包含的tile类型，以xinlinx7k为例，可以通过f4pga项目中的原语文件夹查看，主要包含以下这些：以下是您提到的Xilinx7系列FPGA中各种模块的含义及用途：1.BRAM(BlockRAM
aspiretop·2025-06-21 06:26

XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC

XCVP1902-2MSEVSVA6865VersalPremiumSoC/ASIC单片FPGA，可提供大容量FPGA逻辑仿真和原型设计目标。
XINVRY-FPGA·2025-06-21 06:24

Xilinx XC7A12T‑1CPG238I Artix‑7 FPGA

XC7A12T‑1CPG238I以其独特的性能与封装组合，成为诸多工程师的首选方案。下面，我们从多个维度对这款芯片做深入剖析。一、产品定位与封装特点XC7A12T‑1CPG238I属于赛灵思（Xilinx）28 nmArtix‑7系列中的入门级型号，其核心目标市场包括：小型嵌入式控制器接口桥接与协议转换设备教育与开发板平台低速数据处理 / 采集系统其CPG238封装（Chip‑ScaleBGA，0
·2025-06-21 06:23

鼠标自动录制软件下载及使用

[软件名称]:鼠标自动录制软[软件大小]:642KB[下载通道]:夸克盘|迅雷盘|百度盘软件介绍免安装，打开即使用点击固定按钮、移动鼠标、键盘输入游戏挂机、自动刷道具软件测试中的操作模拟自动化数据录入与任务调度常见功能特性功能描述
小天源·2025-06-21 05:49

FPGA verliog语言学习日志

它广泛应用于数字电路的设计和验证，特别是在FPGA（现场可编程门阵列）和ASIC（应用特定集成电路）的开发中。
藏进云的褶皱·2025-06-21 02:34

[创业之路-356]：光、机、电、软、算：跨学科技术体系深度解析

1.核心概念与协同关系光、机、电、软、算是现代工程与科技领域的五大核心技术支柱，分别对应光学、机械、电子、软件与算法。它们通过系统级集成实现功能耦合，共同支撑从微观传感器到宏观工业装备的复杂系统。
文火冰糖的硅基工坊·2025-06-21 02:03

FPGA基础 -- Verilog语言要素之标识符

一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样，Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则（IEEEStd1364/1800）1.普通标识符（不带转义字符）必须以字母（az,AZ）或下划线_开头后续字符可以是
sz66cm·2025-06-21 02:02

基础与网络部分面试题

**我想查看有多少cpu逻辑核应该用什么命令，那个字段表示他逻辑核的个数？**2.**lscpu之后他上面的字段上面的信息代表着什么可以讲讲吗？**3.
·2025-06-21 01:24

用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解

本文将深入探讨如何利用XilinxZynqSoC（FPGA+ARM）平台高效实现PD雷达的信号处理链，涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
神经网络15044·2025-06-20 21:53

中国移动 Java 一面，直接秒了。。。

有读者跟我说，看腻了互联网面经，想看看国企的软开面试，想针对性准备一下。说来就来！这次带大家看看中国移动的面经。
程序员职业指南·2025-06-20 20:17

ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题

一、亚稳态概述：1.1触发器在讲解亚稳态前，先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里，触发器（Flip-Flop）是一种存储元件，常用于同步电路中存储二进制数据。它是由逻辑门（如与门、或门、非门）构成的时序电路，能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器（DataFlip-Flop）、T触发器（ToggleFlip-Flop）、JK触发器和SR触发器（
DQI-king·2025-06-20 17:29
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他