PCLK

tim计算方法

根据手册可以知道基准时钟的计算公式：T=(分频寄存器+1)/TIM时钟需要注意的是TIM时钟的大小，以TIM2为例，虽然其挂载在APB1总线上，PCLK时钟为36Mhz，但TIM2得到的却是72Mhz。
青春无极限·2015-06-11 15:00

OV7620摄像头使用

PS：常见需要修改的寄存器有，PCLK速率，帧率、图像亮度、对比度、色饱和度、镜像等功能。智能车
u012802702·2015-05-07 09:00

ubuntu 修改分辨率

buntu:/home/ksgimi# cvt 1280 960  60 # 1280x960 59.94 Hz (CVT 1.23M3) hsync: 59.70 kHz; pclk: 101.25
ksgimi·2015-04-15 14:00

ubuntu 修改分辨率

阅读更多buntu:/home/ksgimi#cvt128096060#1280x96059.94Hz(CVT1.23M3)hsync:59.70kHz;pclk:101.25MHzModeline"1280x960
ksgimi·2015-04-15 14:00

嵌入式Linux启动过程分析5-u-boot-1step-word

文字描述u-boot的第一阶段1.首先将CPU设置为SVC模式2.关闭看门狗(或者称为设置看门狗的工作状态)3.设置FCLK、HCLK、PCLK的比例。
G1036583997·2015-04-11 08:00

adc 采样时间 采样周期 采样频率计算

：先看一些资料，确定一下ADC的时钟：（1），由时钟控制器提供的ADCCLK时钟和PCLK2(APB2时
Persisterfan·2015-04-07 21:28

adc 采样时间 采样周期 采样频率计算

：先看一些资料，确定一下ADC的时钟：（1），由时钟控制器提供的ADCCLK时钟和PCLK2
qq_17242957·2015-04-07 21:00

Android LCD调试实例流程

如果为单独的DCDC驱动，则需要用GPIO控制DCDC的EN端2）确认lcd的模拟电，io电是否正常3）根据lcd的分辨率，RGB／CPU／MIPI等不同的接口，配置控制寄存器接口4）根据lcdspec配置PCLK
jwc2436·2014-11-21 08:00

STM32 定时器 定时时间的计算

 的 STM32定时器定时时间的计算 http://mxpopstar.blog.163.com/blog/static/73764120097472446877假设系统时钟是72Mhz，TIM1是由PCLK2
qq_17242957·2014-11-14 12:00

ARM11 S3C6410时钟学习总结一

其中APLL产生ACLK，给armcore使用，MPLL产生HCLKX2、HCLK和PCLK，EPLL产生特殊的时钟，比如为USB提供48MHz时钟，还有为IIS总线（WM9714芯片挂载在IIS总线上
For_MGP·2014-10-08 20:00

android平台下lcd调试流程如下

如果为单独的DCDC驱动，则需要用GPIO控制DCDC的EN端2）确认lcd的模拟电，io电是否正常3）根据lcd的分辨率，RGB／CPU／MIPI等不同的接口，配置控制寄存器接口4）根据lcdspec配置PCLK
jwc2436·2014-09-18 11:00

s3c2440看门狗定时器

看门狗定时器产生128个PCLK周期的复位信号。  看门狗比较简单，在2440文档上才2页介绍。  看门狗定时器只使用PCLK作为其时钟源。
XscKernel·2014-08-22 17:00

关于MPLL的学习

用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途： FCLK是CPU提供的时钟信号。 
u010245383·2014-05-07 19:00

Mipi interface powerup sequne

Lcdc interface:1:enable mdp core clk(max 200M)2:enable pixel clk(pclk)(refer to panel spec),configurepolarityofpclk
liuxd3000·2014-04-14 18:00

stm32的各种时钟FCLK、PCLK、HCLK

在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①、HSI是高速内部时钟，RC振荡器，频率为8MHz。②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。③、LSI是低速内部时钟，RC振荡器，频率为40kHz。④、LSE是低速外部时钟，接频率为32.768kHz的石英晶体。⑤、PLL为锁相环倍频输出，其时钟输入源可选择为HSI/
edgar_l·2014-04-13 18:15

[ M3 LN ] FW(固件)库函数RCC_GetClocksFreq()

在SYSCLK经AHB预分频器输出后直接得到HCLK，要得到PCLKx，还要经过一个预分频器，ADCCLK在APB2下，PCLK2时钟输出到ADC预分频器得到ADCCL
misskissC·2014-03-25 18:00

WINCE 定时器0控制LED驱动源码

/****************************************************** *说明：添加临界区和FCLK、HCLK、PCLK的说明 *****************
jwc2436·2014-03-12 15:00

设备驱动(十五)

看门狗驱动原理图PCLK=66MHZWTCON[15:8]  0x
cnclenovo·2014-03-06 17:00

基于S3C2450 + WINCE的背光驱动及背光亮度调节应用程序移植详解之驱动篇

定时器的输入频率 =PCLK/{prescalervalue+1}/{dividervalue}。   
jwc2436·2014-02-26 21:00

camera调试基础 .

Camera的接口如下：1.VSYNC2.HSYNC3.PWDN4.RESET5.AGND6.SCL7.SDA8.DVDD189.DOVDD2810.MCLK11.PCLK12.DGND13.DATA0
TopicDev·2014-02-26 11:00

S3C2440时钟管理模块

时钟控制逻辑部件使得S3C2440能够产生三种时钟，分别是FCLK，HCLK和PCLK。
u012138828·2014-02-14 13:00

camera调试经验分享

检查mclk和pclk以及他们的ratio,软件设置是否相符。1。随机条纹干扰，查电源2。行场同步随机干扰，一般不大会出现，除非HSYNC与VSYNC中间串入电阻或者走线过长3。
TopicDev·2014-01-23 20:00

[置顶] lcd刷新率计算方法

Framerate=pixel_rate/total_pixel;total_pixel=（X+h_b+h_f+h_w）*(Y+v_b+v_f+v_w);pixel_rate=Pclk(rgb) mipi
eqwewr·2013-12-18 21:00

S3C6410时钟初始化

其中APLL产生ACLK，给armcore使用，MPLL产生HCLKX2、HCLK和PCLK，EPLL产生特殊的时钟，比如为USB提供48MHz时钟可以看到，外部时钟（一般为12M）经过APLL后
hongkangwl·2013-12-02 14:00

STM32 时钟学习

下面是从网上找的一个STM32时钟框图，比《STM32中文参考手册》里面的是中途看起来清晰一些：     重要的时钟： PLLCLK,SYSCLK,HCKL,PCLK1,PCLK2之间的关系要弄清楚;   
mybelief321·2013-11-25 14:00

【菜鸟入门】stm32 之 ADC 模数转换

在datasheet关于ADC的简介中，明确说明ADC的输入时钟不得超过14M，他是有PCLK2经过分频得来的这次我们选用ADC1_IN0作为讲解的对象，ADC1_IN0-->PA0所以在配置时钟的时候要配置
ieczw·2013-11-21 22:00

tiny6410裸机程序之二、系统时钟

1indMfLocktime:CPU停止运行，从低时钟频率到高时钟频率的提升配置流程1.设置Locktime(APLL_LOCK)可为默认（给CPU用）2.MPLL_Lock(给HCLK（如内存，DDR）PCLK
gfbgl·2013-11-18 15:00

S3C6410之系统时钟

系统时钟控制逻辑，在S3C6410中生成所需的系统时钟信号，用于CPU的ARMCLK,AXI/AHB总线外设的HCLK和APB总线外设的PCLK。在S3C6410中有三个PLL。
u011308691·2013-11-17 22:00

STM32再学习——实时时钟（RTC）

RTC只是一个时钟，但与RTC相连的有两个系统时钟，一个是APB1接口的PCLK1另一个是RTC时钟[注意1]。这样，RTC功能也就分为两个部分：第一部分，APB1接口部分
jobszheng5·2013-10-19 17:00

关于三星6410SLC版本的wince6.0看门狗不起作用的解决方案

发现看门狗不起作用，表现的症状为WTCON寄存器没办法写入，WTCNT的值为6410默认值0x8000    出现这种问题的原因在于oal层的init.c文件的InitializeCLKGating函数中，把PCLK_GATE
gzweiyan2·2013-10-19 16:00

ARM裸机程序开发21（2440串口：申嵌源码2440lib.c文件中关于UART的操作）

1.初始化串口设置波特率，FIFO，流控制寄存器、串口的数据格式和串口的控制寄存器voidUart_Init(intpclk,intbaud) {inti;if(pclk==0)pclk=PCLK;//
G1036583997·2013-10-15 21:00

camera调试基础

Camera的接口如下：1.VSYNC2.HSYNC3.PWDN4.RESET5.AGND6.SCL7.SDA8.DVDD189.DOVDD2810.MCLK11.PCLK12.DGND13.DATA0
rain0993·2013-09-06 17:00

modelsim 仿真中的问题集

1.always#4ov_pclk=~ov_pclk;initialbegin     rst_n=0;          ov_hs=0;                  #20      rst_n
weiweiliulu·2013-09-04 16:00

STM32F1xx ADC 采样 频率的确定

：先看一些资料，确定一下ADC的时钟：（1），由时钟控制器提供的ADCCLK时钟和PCLK2(APB2时钟)同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
stephen_kl·2013-08-28 13:59

STM32F1xx ADC 采样 频率的确定

：先看一些资料，确定一下ADC的时钟：（1），由时钟控制器提供的ADCCLK时钟和PCLK2(APB2时钟)同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
Stephen_yu·2013-08-28 13:00

[置顶] Android LCD调试实例流程

如果为单独的DCDC驱动，则需要用GPIO控制DCDC的EN端2）确认lcd的模拟电，io电是否正常3）根据lcd的分辨率，RGB／CPU／MIPI等不同的接口，配置控制寄存器接口4）根据lcdspec配置PCLK
canjianfantasy·2013-08-10 16:00

STM32时钟系统学习笔记

l 五个输出时钟：SYSCLK，HCLK，PCLK1，PCLK2，RTCCLK
cneozhang·2013-07-22 22:00

16Khz音频定时触发采样DMA存储过程

一、ADSetting1、Calibration(ADCAL)2、设定ADCChennel与SCANDIR等，在低功耗应用方案，选择PCLK/4，并设置SMP(tCONV=Samplingtime+12.5xADCclockcycles
·2013-07-16 19:00

camera 管脚功能和调试分析

一、Camera硬件系统分析 从sensor本身的引脚来看，它们一般有如下一些需要配置的引脚：RESET，PWRDWN，VSYNC，HSYNC，PCLK，MCLK，SDA，SCL，AVDD，DVDD，IOVDD
angle_birds·2013-07-10 22:00

摄像头驱动调试

defineXXX_REAL_PV_WIDTH1600//(1600)#defineXXX_REAL_PV_HEIGHT1200//(1200)输出图像的分辨率能读到ID，但不能preview:配置极性,拔pclk
TopicDev·2013-07-02 09:00

S3C6410 SPI中PCLK_GATE和SCLK_GATE的理解

在使用S3C6410SPI进行通信时，首先要设置SPI的控制寄存器，但是经过查看大量代码后，发现在设置SPI的一系列的寄存器时要先设置S3C6410中PCLK_GATE和SCLK_GATE寄存器与SPI
wangzhongkai001·2013-06-21 14:00

ubuntu xrandr修改显示器分辨率(临时效果)

ubuntuxrandr修改分辨率$cvt1024768#1024×76859.92Hz(CVT0.79M3)hsync:47.82kHz;pclk:63.50MHzModeline“1024x768_
佚名·2013-05-26 16:00

一起学mini2440裸机开发(五)--定时器0的基础实验

blog.csdn.net/mybelief321/article/details/8916775实验前的准备      既然是关于定时器的实验，肯定要用到系统时钟，所以一定要保证系统时钟设置好，在这里需要的PCLK
mybelief321·2013-05-15 13:00

一起学mini2440裸机开发(四)--S3C2440定时器学习

定时器的时钟源是PCLK，定时器工作所需频率并不等于PCLK，还要进一步将PCLK通过内部的分频器分频才能得到。这里也可以看出外部设备所需的工作频率不一定等于它的时钟源。其中，
mybelief321·2013-05-13 13:00

STM32各种时钟的区别

下面是从网上找的一个STM32时钟框图，比《STM32中文参考手册》里面的是中途看起来清晰一些：     重要的时钟： PLLCLK,SYSCLK,HCKL,PCLK1,PCLK2之间的关系要弄清楚;   
Okimbin·2013-05-09 20:00

UART学习笔记

串口(UART) DIV_VAL=(PCLK/(bpsx16))−1 35=115200/66.5/16-1     查看芯片手册： GPACON0x7F008000R/
岳振华·2013-05-04 22:00

UART学习笔记

串口(UART)DIV_VAL = (PCLK / (bps x 16 ) ) −1         35 =  115200/66.5/16-1查看芯片手册：GPACON  0x7F008000  R
retacn_yue·2013-05-04 22:00

UART学习笔记

阅读更多串口(UART)DIV_VAL=(PCLK/(bpsx16))−135=115200/66.5/16-1查看芯片手册：GPACON0x7F008000R/WPortAConfigurationRegister0x0000GPA0
岳振华·2013-05-04 22:00

Arm的时钟

FCLK、HCLK和PCLK的关系摘自：http://blog.sina.com.cn/s/blog_4570e33b0100um14.html三星官方搭载的wince系统的FLCK值为400MHz，HCLK
aristolto·2013-04-08 15:00

嵌入式---时钟结构

    CPU正常工作需要有合适的时钟信号，包括ARM核使用的CCLK时钟，和芯片外设使用的PCLK时钟。 CPU时钟结构: 时钟产生单元包括晶体振荡器、锁相环振荡器（PLL）和VPB分频器。 
·2013-04-03 11:00
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他