PCLK

S3C2440定时器的使用

include"lhg_def.h"#include"uart.h"#include"lhg_def.h"#include"2440addr.h"//TimerinputclockFrequency=PCLK
dongyifengzhaowen·2011-10-28 22:00

003.FL2440 Bootloader VER-5.1的使用

   2-Mar-2011By：       [email protected] 1.打开超级终端，给开发板上电并在7s之内按任意键进入Bootloader菜单 1).上图的FCLK、HCLK、PCLK
calvinlee1984·2011-10-25 10:00

ARM-Linux驱动--Watch Dog Timer(看门狗)驱动分析

 1、看门狗驱动的原理下图是看门狗驱动的原理图可以看出，PCLK是系统时钟，经过8位的预分频，然后再被分频（16、32、64、128）然后产生计数脉冲，进行计数，当计数器WTCNT加到0或减到0，然后产生中断
dongyifengzhaowen·2011-10-18 09:00

PCLK FCLK HCLK

 一、对clock的基本认识   第七部分是“clock&powermanagement”，总结如下：   1s3c2410的clock&powermanagement模块包含三个部分：clockcontrol、usbcontrol、powercontrol。现在的关注点是clockcontrol。   2、s3c2410有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现
qdlovecsj·2011-10-09 22:00

Scientific Linux下设置分辨率

nouveau：modprobenouveau二、然后，用cvt命令查看显示器参数：$cvt-r144090060 #1440x90059.90Hz(CVT1.30MA-R)hsync:55.47kHz;pclk
yavobo·2011-09-30 23:00

MSM7X平台LCD_PCLK的设置

原始代码中Pclk设置为8M但对于320*480的lcd需要提高到10M左右。
qq413187589·2011-09-17 09:00

解决IIC不能设置寄存器，寄存器总是0

10Mini2440Linux2.6.32在内核驱动中我想直接读写SPI和IIC寄存器，但通过ioremap后，无法写寄存器，请各位帮忙看看 科长大叔2010-08-0209:44CLKCON这个寄存器需要设置spi和i2c的pclk
samantha_sun·2011-09-14 17:00

STM32 ADC 采样 频率的确定

：先看一些资料，确定一下ADC的时钟：（1），由时钟控制器提供的ADCCLK时钟和PCLK2(APB2时钟)同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。   
Stephen_yu·2011-09-14 10:00

启动出现错误：Starting kernel ...

出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416CPU:S3C2416@400MHzFclk=800MHz,Hclk=133MHz,Pclk
专注DSP+ARM+FPGA·2011-08-17 09:31

启动出现错误：Starting kernel ...

————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk=800MHz,Hclk=133MHz,Pclk
YEYUANGEN·2011-08-17 09:00

启动出现错误：Starting kernel ...

————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk=800MHz,Hclk=133MHz,Pclk
YEYUANGEN·2011-08-17 09:00

s3c2440 LCD及触摸屏的学习笔记(1)

HCLK，通过寄存器LCDCON1中的CLKVAL可以调整VCLK频率大小，它的公式为：VCLK＝HCLK÷[(CLKVAL＋1)×2]，程序的内部分频为FCLK=400MHz、HCLK=100MHz、PCLK
u013030441·2011-08-09 13:00

s3c2440的时钟详解

 这几天一直忙着研究移植U-boot，移植U-boot的过程中有一步很重要，就是要设置s3c2440的时钟，什么Fin，Fclk，Hclk，Pclk，Mpll，Upll等时钟信号，让初学者看得一头雾水，
bigapple88·2011-08-08 16:00

uboot源码阅读（九）开发板启动串口输出

OKU-Boot1.1.6(Apr 62011-14:17:30)forFriendlyARMMINI6410CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz,Pclk
ecbtnrt·2011-08-07 08:00

S3C2440FCLK、HCLK、PCLK的配置

三星官方搭载的wince系统的FLCK值为400MHz，HCLK值为100MHz、PCLK值为50MHz。那么这些值通过什么方法计算出来呢？
meakhella·2011-07-25 21:12

uboot源码阅读（四）江湖的面纱 uboot第二阶段

CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz,Pclk=66MHz,Se
ecbtnrt·2011-07-24 20:00

ARM-Linux驱动--Watch Dog Timer(看门狗)驱动分析

：2.6.39原创作品，转载请标明出处http://blog.csdn.net/yming0221/article/details/65952651、看门狗驱动的原理下图是看门狗驱动的原理图可以看出，PCLK
soboer·2011-07-09 23:00

ARM-Linux驱动--Watch Dog Timer(看门狗)驱动分析

：2.6.39原创作品，转载请标明出处http://blog.csdn.net/yming0221/article/details/65952651、看门狗驱动的原理下图是看门狗驱动的原理图可以看出，PCLK
yming0221·2011-07-09 23:00

ARM-Linux驱动--Watch Dog Timer(看门狗)驱动分析

：2.6.39原创作品，转载请标明出处http://blog.csdn.net/yming0221/article/details/65952651、看门狗驱动的原理下图是看门狗驱动的原理图可以看出，PCLK
thecloud·2011-07-09 23:00

MPLL

用于产生FCLK，HCLK，PCLK三种频率，这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号。
liukun321·2011-07-06 11:00

S3C2440--时钟详解

FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从时
javababy1·2011-07-04 21:00

S3C2440--时钟详解

FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从
liufei_learning·2011-07-04 21:00

S3C2440-时钟计算

S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号，包括CPU 的FCLK，AHB 总线外设的HCLK 以及 APB 总线外设的PCLK。
javababy1·2011-07-04 20:00

S3C2440-时钟计算

S3C2440A中的时钟控制逻辑可以产生必须的时钟信号，包括CPU的FCLK，AHB总线外设的HCLK以及APB总线外设的PCLK。
liufei_learning·2011-07-04 20:00

调整Linux操作系统屏幕分辨率

[root@localhost~]#gtf102476860#[email protected]（GTF）hsync：47.70kHz；pclk：64.11MHzModeline"1024x768_60.00"64.111024108011841344768769772795
cyfwg·2011-06-15 18:47

STM32 定时器 定时时间的计算

假设系统时钟是72Mhz，TIM1是由PCLK2（72MHz）得到，TIM2-7是由PCLK1得到关键是设定时钟预分频数，自动重装载寄存器周期的值/*每1秒发生一次更新事件(进入中断服务程序)。
snow416·2011-06-01 11:00

clock tick rate异常

节拍率计算的过程中需要用到PCLK，PRESCALE和DIVIDER。2410和2440在得到PCLK的分频方法上有一些区别，2440要更多一些分频选择。所以正好我选
yhNENG·2011-05-28 14:00

解决方案: Ubuntu 添加自定义分辨率

cvt12801204 #添加1280x1024分辨率#1280x102459.89Hz(CVT1.31M4)hsync:63.67kHz;pclk:109.00MHzModeline"1280x1024
netsporting·2011-05-12 13:51

解决方案: Ubuntu 添加自定义分辨率

cvt12801204#添加1280x1024分辨率#1280x102459.89Hz(CVT1.31M4)hsync:63.67kHz;pclk:109.00MHzModeline"1280x1024
netsporting·2011-05-12 13:51

转：S3C6410系统控制器

其中第一个（ARMPLL）为ARMCLK专用，第二个（MAINPLL）用于HCLK和PCLK，第三个（EXTRAPLL）用于外围设备，特别是用于音频设备的时钟。
glorin·2011-05-07 23:00

裸机系列——2440时钟

UPLL用于USB时钟UCLK，MPLL对应FCLK.HCLK、PCLK。ARM启动时直接使用外部晶振作为CPU时钟，对应2440为12Mhz。
yimu13·2011-04-01 09:00

u-boot-1.1.6 源码分析（2）--第一阶段

设置CPU工作模式为管理模式(svc)关闭开门狗设置FCLK,HCLK,PCLK的比例（即设置CLKDIVN）关闭MMU.CACHE为加载Bootloader的第二阶段代码准备RAM空间。
IT_114·2011-03-23 15:00

s3c2440的时钟详解

 这几天一直忙着研究移植U-boot，移植U-boot的过程中有一步很重要，就是要设置s3c2440的时钟，什么Fin，Fclk，Hclk，Pclk，Mpll，Upll等时钟信号，让初学者看得一头雾水，
IT_114·2011-03-08 16:00

Ubuntu 10.04分辨率

Device"Identifier "Configured Video Device"EndSectionSection "Monitor"# 1440x900 @ 60.00 Hz (GTF) hsync: 55.92 kHz; pclk
寞踪·2011-02-15 09:23

STM32 RCC基本原理和配置流程

总是在其他外设的说明里看到HCLK,PCLK类似的字眼，但没有一个清晰的逻辑概念。对系统时钟不了解的情况下，前两天试了下sysTick，情况并不理想，更不要说RTC和TIM了。于是开始看RCC。
iceiilin·2010-12-21 17:00

s3c2440 LCD及触摸屏的学习笔记(1)

HCLK，通过寄存器LCDCON1中的CLKVAL可以调整VCLK频率大小，它的公式为：VCLK＝HCLK÷[(CLKVAL＋1)×2]，程序的内部分频为FCLK=400MHz、HCLK=100MHz、PCLK
atomicfox·2010-12-02 22:00

S3C2440定时器的使用

include"lhg_def.h"#include"uart.h"#include"lhg_def.h"#include"2440addr.h"//TimerinputclockFrequency=PCLK
lianghongge·2010-12-02 19:00

PLL，FCLK、HCLK、PCLK，AHB/APB （S3C2410）

总结的不错的一片文章！ 原文地址：http://hi.baidu.com/%B0%AE%D4%C2%D2%B2%D2%B9%C3%DF%B3%D9/blog/item/75d1b6175b76a25cf2de3201.html 把网友的总结一下，归纳如下： 1、PLL（锁相环） 为了降低电磁干扰和降低板间布线要求，芯片外接的晶振频率通常很低（这块板子用的12MHz），通过时钟控制逻辑的PLL
womendu·2010-11-12 09:00

Watch Dog 之浅析

在定时器超时时，产生一个有128PCLK个时钟周期的系统复位信号。 组成：
ylyuanlu·2010-11-10 21:00

arm接口2之RTC--S3C2440

uart的读写#includevoidinit_clock(){  rLOCKTIME=0xffffff;  rMPLLCON=0x44011;//fclk=300M  rCLKDIVN=3;  //pclk
maoge_2010·2010-11-07 00:56

camera调试经验分享

检查mclk和pclk以及他们的ratio,软件设置是否相符。1。随机条纹干扰，查电源2。行场同步随机干扰，一般不大会出现，除非HSYNC与VSYNC中间串入电阻或者走线过长3。
qikaibinglan·2010-09-14 11:00

S3C2440 Timer初始化方法

Timer4是一个内部定时器（internaltimer），PCLK是Timer的信号源，我们通过设置每个Timer相应的Prescaler和ClockDivider把PCLK转换成输入时钟信号
armeasy·2010-08-18 16:00

2440 FCLK, HCLK, and PCLK

s3c2440有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现倍频，s3c2440的高频就是由此电路产生的）。其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2440的cpu主频为533MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHBbusperipherals供给时钟
cola511·2010-07-22 09:48

2440 FCLK, HCLK, and PCLK

s3c2440有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现倍频，s3c2440的高频就是由此电路产生的）。其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2440的cpu主频为533MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHBbusperipherals供给时钟
cola511·2010-07-22 09:48

U-Boot-1.2.0源码学习（1）

执行流程： 1.cpu/arm920t/start.S中的_start处开始执行2.设置SVC32工作模式3.关闭看门狗4.设置FCLK：HCLK：PCLK5.调用cpu_init_crit过程关闭指令与数据
polarbearboy·2010-06-30 15:00

关于3C2440 FCLK, HCLK, PCLK的关系（转载）

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);   1）FLCK、HCLK和PCLK
Denny_233·2010-03-26 17:00

基于S3C2450 + WINCE的背光驱动及背光亮度调节应用程序移植详解之驱动篇[原创]

定时器的输入频率 =PCLK/{prescalervalue+1}/{dividervalue}。   
armeasy·2009-11-05 23:00

《嵌入式linux应用程序开发完全手册》系统时钟和定时器学习笔记

系统时钟和定时器  一.系统时钟(1)FCLK：用于CPU核    HCLK：用于AHB总线上设备：CPU核、存储器控制器、中断控制器、LCD控制器、DMA和USB主机模块PCLK：用于APB总线上设备
ipromiseu·2009-10-29 22:00

2440 test 之ADC

由于AD转换频率至少小于PCLK的1/5(10.14Mhz)   ，所以设置了转换频率为2.5M
garby2004·2009-09-28 14:00

mini 2440的test 的串口操作

对串口的操作有三种：串口初始化，串口接收，串口发送1串口初始化1）串口初始化函数voidUart_Init(intpclk,intbaud){    inti;    if(pclk==0)    pclk
garby2004·2009-09-28 14:00
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他