XAUI

can差分线阻抗_自学PCB差分走线的阻抗控制技术(上篇)

这些高速串行总线的速率从以往USB2.0、LVDS以及FireWire1394的几百Mbps到今天的PCI-ExpressG1/G2、SATAG1/G2、XAUI/2XAUI、XFI的几个Gbps乃至10Gbps
清浅池塘·2024-08-27 16:11

Aurora 8b/10b 协议和IP核设置

AlWidmer和PeterFranaszek所提出的数据传输编码标准，目前已经被广泛应用到高速串行总线，如IEEE1394b、SATA、PCI-Express、Infini-band、FiberChannel、XAUI
星空之火·2024-01-30 07:21

Interlaken协议简介

InterlakenProtocolDefinition-AJointSpecificationofCortinaSystemsandCiscoSystems1.简介网络应用中两种主流的芯片到芯片的高速网络传输协议是XAUI
呆萌理科生·2023-12-05 08:39

扫盲-以太网MII接口类型大全-MII、RMII、SMII、GMII、RGMII、SGMII、XGMII、XAUI、RXAUI

该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
heat.huang·2023-09-16 00:21

以太网相关

2.MAC到PHY常用接口种类，有哪些信号，多少个信号以太网PHY-MAC接口模式：RGMII，RMII，MII，SGMII，SMII，GMII，XGMII，XAUI，RXAUIRGMII：14根接口信号线
KKLHUO·2023-08-05 06:11

以太网MAC和PHY之间的接口总结

：SSSMII接口：MII接口信号列表2、1000M接口（GE：GigabitEthernet千兆以太网1Gbps）GMII接口：RGMII接口：SGMII接口：TBI接口：RTBI：XGMII接口：XAUI
eybstar·2023-06-16 21:16

扫盲-以太网MII接口类型大全-MII、RMII、SMII、GMII、RGMII、SGMII、XGMII、XAUI、RXAUI

该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
qq_0105·2023-06-14 05:24

高速串行协议

并行（10GBASE-KX4)将10G信号拆分为4条通道，每条通道的速率都是3.125Gb/s（类似于XAUI，XAUI的全称是：10GigabitAttachmentUnitInterface）。
zyf0806·2020-09-17 04:12

万兆以太网的XAUI接口

XAUI接口是MAC层和PHY层之间的一种接口，用于万兆以太网。
weixin_34391445·2020-08-15 16:23

MAC和PHY接口介绍

该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
Mr qqtang·2020-07-30 21:20

基于FPGA的以太网开发

早在自己在实习的时候，就接触到XAUI（万兆以太网口）接口，但是由于某些原因没能参与调试，成为了自己的遗憾，这次在Altera平台下开发百兆以太网，想通过博文的方式记录自己的调试例程做网络开发，首先必须对以太网的层级结构有了解
a2102004335·2020-07-15 19:29

GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍

该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
刻一·2020-07-15 04:13

Virtex6 GTX Transceiver简介

Virtex6GTXTransceiver简介  在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如XAUI
Upsame·2020-07-14 04:47

RTL8211E应用（二）之信号输入、输出接口

其中网络变压器到PHY之前传输接口一般为MDI，而PHY到MAC之前的传输接口一般包括有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
zhuyong006·2020-07-12 20:23

XAUI协议使用 7 series FPGAs transceivers Wizard IP核

小白第一篇文章，FPGA新手，最近看了pg168想试试写写，不正确的地方还请大佬指正，希望自己能都不断进步，感谢大佬！##1.定义名称，选择GTX，选择示例设计共享资源。##2.选择收发器的位置和时钟。LineRate:设置为所需的目标线路速率，以Gb/s为单位.Referenceclock:从列表中选择应用程序要提供的最佳参考时钟频率。Txoff:选择此选项将禁用收发器的TX路径。收发器仅充当接
fukangnn·2020-07-11 06:27

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII标准接口用于连快Fast
FPGA难得一P·2020-07-05 19:50

以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL

大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P
zyboy2000·2020-06-30 20:50

Interlaken协议（上）

InterlakenProtocolDefinition-AJointSpecificationofCortinaSystemsandCiscoSystems1.简介网络应用中两种主流的芯片到芯片的高速网络传输协议是XAUI
半天妖·2020-06-29 18:12

串行总线的详解XAUI/XLAUI SFP+ PCIE SATA QPI

主要介绍一下工作常用到的串行总线:FPGADMA控制器:DMA:directmemoryaccess;包括一条地址总线,一条控制总线,和控制寄存器.1.XAUI和xlauihttps://blog.csdn.net
dg胡子·2020-06-27 04:46

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

首先要明白MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken接口的实质是：MAC层与PHY层的数据交换接口，只是其运用方式或速率不同，固其名字也不同。
九章子·2020-06-23 22:37

高速串行协议之10GBASE-KR

并行（10GBASE-KX4)将10G信号拆分为4条通道，每条通道的速率都是3.125Gb/s（类似于XAUI）。
一博科技·2019-12-24 15:58

以太网背板总线接口

XAUI是一个介于MAC和PHY之间的XGMII总线的延伸标准，位于MAC末端的XGXS和PHY末端的XGXS之间。
者旨於陽·2019-12-19 09:00

高速串行协议之10GBASE-KR

XAUI/XLAUI，SFP+，PCIE,SATA,QPI等都属于串行总线，传输距离较短，板内走线一般局限在50cm以下。
高速先生·2019-11-06 21:28

石家庄之旅

查看接口板原理图，xgbe0与Fpga的XAUI0之间正好经由接插件传递数据。而此接插件由于暴力插拔损坏过。维修后，问题解决。要点1：CPU对FPGA构造是通过GP
家有儿女_龙凤宝·2018-07-15 10:15

Xilinx Virtex6 GTX Transceiver设计总结

Virtex6GTXTransceiver简介在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如XAUI
david_xtd·2016-08-15 19:44

Xilinx Virtex6 GTX Transceiver设计总结

Virtex6GTXTransceiver简介在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如XAUI
david_xtd·2016-08-15 19:44

mdio rgmii mac phy简单了解

MDIO是一种简单的双线串行接口(2个管脚：MDC和MDIO)，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器 (如多端口吉比特以太网收发器或 10GbE XAUI收发器)相
·2015-10-31 09:39

cavium OCTEON

nbsp; 和数据去重）、压缩解压缩、TCPIP、DPI（Deep Packet Inspection）等协处理器，接口类型支持  DDR3/DDR4、PCIe、SGMII、XAUI
·2015-10-30 12:11

PHY管理接口（MDIO）

MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。
·2015-10-23 08:36

MII接口分类总结

（MAC与PHY间的管理接口一般是MDIO）MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
Quagger·2015-01-05 09:14

linux Phy 设备驱动

MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
oYangShanJin·2014-07-25 20:00

万兆以太网的XAUI接口

XAUI接口是MAC层和PHY层之间的一种接口，用于万兆以太网。
cafe007·2014-01-24 22:32

MII接口

该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
martin2350·2012-11-13 09:00

PHY管理接口（MDIO）

MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太 网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。
haohetao·2012-01-17 17:00

PHY管理接口（MDIO）

MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太 网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。
haohetao·2012-01-17 17:00

Backplane Ethernet 简介

XAUI/XLAUI、Interlaken、SPI4.1/SPI4.2、SPI5/SFI5等高速总线虽然能满足10Gbps/40Gbps带宽的需求，但这些总线都是板内总线，传输距离非常有限，一般局限在
warmshepherd·2011-06-13 22:00

Backplane Ethernet 简介

XAUI/XLAUI、Interlaken、SPI4.1/SPI4.2、SPI5/SFI5等高速总线虽然能满足10Gbps/40Gbps带宽的需求，但这些总线都是板内总线，传输距离非常有限，一
warmshepherd·2011-06-13 22:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他