XGMII

MultiGBASE-T1协议解读系列（中）：MultiGBASE-T1 PCS子层

承接上文《MultiGBASE-T1协议解读系列（上）》，上层的数据经过XGMII的处理后即可通过PCS子层进行编码，由PMA子层转换成电信号在MDI上传输，本篇将重点解读MultiGBASE-T1PCS
经纬恒润·2023-12-02 00:14

扫盲-以太网MII接口类型大全-MII、RMII、SMII、GMII、RGMII、SGMII、XGMII、XAUI、RXAUI

介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
heat.huang·2023-09-16 00:21

【以太网硬件二十】USXGMII是什么？-Part1

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容目录回顾概览功能框图描述XGMII接口和数据包XGMII接口信号XGMII数据流XGMII信号传输示例回顾先来回顾一下以前讲过的各种媒体独立接口
highman110·2023-09-06 11:17

【以太网硬件二十一】USXGMII是什么？-Part2

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容目录PCS功能细节XGMII到USXGMII的映射带内配置和状态信号自协商相关电气特性PCS功能细节USXGMII
highman110·2023-09-06 11:46

以太网相关

2.MAC到PHY常用接口种类，有哪些信号，多少个信号以太网PHY-MAC接口模式：RGMII，RMII，MII，SGMII，SMII，GMII，XGMII，XAUI，RXAUIRGMII：14根接口信号线
KKLHUO·2023-08-05 06:11

FPGA纯verilog实现10G UDP协议栈，XGMII接口UltraScale GTY驱动，提供工程源码和技术支持

目录1、前言2、我这里已有的UDP方案3、该UDP协议栈性能4、详细设计方案SFPSGMII收发接口模块AXISFIFOUDP协议栈UltraScaleFPGAsTransceiversWizardGTY5、vivado工程6、上板调试验证并演示准备工作查看ARPUDP数据回环测试7、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：verilog编写的udp收发器，但中间
9527华安·2023-07-15 05:32

以太网MAC和PHY之间的接口总结

：SSMII接口：SSSMII接口：MII接口信号列表2、1000M接口（GE：GigabitEthernet千兆以太网1Gbps）GMII接口：RGMII接口：SGMII接口：TBI接口：RTBI：XGMII
eybstar·2023-06-16 21:16

扫盲-以太网MII接口类型大全-MII、RMII、SMII、GMII、RGMII、SGMII、XGMII、XAUI、RXAUI

介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
qq_0105·2023-06-14 05:24

PHY驱动调试之 --- PHY控制器驱动(二)

2.概述PHY芯片为OSI的最底层-物理层(PhysicalLayer)，通过MII/GMII/RMII/SGMII/XGMII等多种媒体独立接口(介质无关接口)与数据链路层的MAC芯片相连，并通过MDIO
知秋贺·2023-06-13 08:00

FPGA纯vhdl实现XGMII接口10G万兆网UDP协议DMA传输 配合10G Ethernet PCS/PMA使用 提供工程源码和技术支持

目录1、前言2、我这里已有的UDP方案3、详细设计方案传统UDP网络通信方案本方案详细设计说明DMA和BRAMAXIS-FIFO10G-UDP协议栈10GEthernetPCS/PMAIP核输出4、vivado工程详解BlockDesign设计SDK设计5、上板调试验证并演示6、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：verilog编写的udp收发器，但不带pin
9527华安·2023-06-13 06:58

MII,RMII,SMII,GMII,RGMII,SGMII接口定义 和 MDIO接口定义

SGMII接口定义一览表1.1MII接口连接示意图1.2RMII接口连接示意图1.3SMII接口连接示意图1.4GMII接口连接示意图1.5RGMII接口连接示意图1.6SGMII接口连接示意图1.7XGMII
ltqshs·2023-04-07 09:23

[ Linux IMX6ULL ] PHY驱动框架解析 —— MDIO总线 ｜CSDN创作打卡

相关结构体二、网口和mdio总线设备树配置（代码以imx6ull为例）三、MAC驱动和mdio控制器注册四、PHY设备驱动概述PHY芯片为OSI最底层——物理层，通过MII/GMII/RMII/SGMII/XGMII
Bazinga bingo·2023-01-07 09:36

万兆以太网的XAUI接口

在IEEE802.3标准中，广泛使用XGMII接口作为描述10G以太网功能的基础，但XGMII接口只是可选的接口。实际上，很少见到MAC芯片把XGMII接口开放给用户使用，
weixin_34391445·2020-08-15 16:23

MAC和PHY接口介绍

介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
Mr qqtang·2020-07-30 21:20

GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍

介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
刻一·2020-07-15 04:13

xilinx 10GbE ipcore

xilinx10GbEipcore主要有axi4-streamdata-path和axi4-litecontrol-path，这两口都是接在MAC上，pcs/pma和mac通过xgmii接口和mdio接口连接
jun7118·2020-07-14 12:53

RTL8211E应用（二）之信号输入、输出接口

其中网络变压器到PHY之前传输接口一般为MDI，而PHY到MAC之前的传输接口一般包括有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
zhuyong006·2020-07-12 20:23

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII标准接口用于连快Fast
FPGA难得一P·2020-07-05 19:50

MII、GMII、RMII、RGMII、SGMII、XGMII

MII：标准接口，“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作，即MII总线是一种将不同类型的PHY与相同网络控制器（MAC）相连接的通用总线。GMII(GigabitMII)：GMII是8bit并行同步收发接口，工作时钟125M，因此传输速率可达1000Mbps，同时兼容MII所规定的10/100Mbps.GMII接口数据结构符合IEEE以太网标准。
liuxd3000·2020-07-02 09:51

以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL

大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P
zyboy2000·2020-06-30 20:50

基于zynq的SGMII调试

一、SGMII的概念：如果说到SGMII则会想到MII、GMII、XGMII、QGMII等信号接口。
再见遇见·2020-06-25 11:47

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

首先要明白MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken接口的实质是：MAC层与PHY层的数据交换接口，只是其运用方式或速率不同，固其名字也不同。
九章子·2020-06-23 22:37

以太网背板总线接口

XAUI是一个介于MAC和PHY之间的XGMII总线的延伸标准，位于MAC末端的XGXS和PHY末端的XGXS之间。
者旨於陽·2019-12-19 09:00

MII接口分类总结

（MAC与PHY间的管理接口一般是MDIO）MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI
Quagger·2015-01-05 09:14

linux Phy 设备驱动

MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
oYangShanJin·2014-07-25 20:00

万兆以太网的XAUI接口

在IEEE802.3标准中，广泛使用XGMII接口作为描述10G以太网功能的基础，但XGMII接口只是可选的接口。实际上，很少见到MAC芯片把XGMII接口开放给用户使用，
cafe007·2014-01-24 22:32

MII接口

介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII
martin2350·2012-11-13 09:00

MII、GMII、RMII、SGMII、XGMII

 MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII标准接口用于连快Fas
leolinux·2011-10-28 11:00

MII、GMII、RMII、SGMII、XGMII

 MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。 MII标准接口用于连快Fa
zzsfqiuyigui·2011-10-24 00:00

以太网帧格式

1000M网卡（GMII）一次传输8位，而10Gbit/s(en:XGMII)PHY芯片一次传输32位。注意当以octet描述时，先传输7个01010101然后传输11010101。
xmphoenix·2011-06-10 09:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他