对于纯PL设计，我们的FMQL45和Zynq7045是管脚全兼容，所以可以直接使用Vivado进行逻辑开发，对于简单的逻辑也可以使用Procise开发，但是如果要大量使用IPcore，推荐使用Viva

本人操作固化芯片型号为：ZYNQ7045、690T（复旦微替代型号V7690T）。

FM4550国产化开发板功能接口--系统框图-01-产品参数-1.主要参数系统1：FPGA型号：FMQL45T900PS内核：四核ARMCortex-A7，主频800MHzPS端内存：1GBDDR3,数据速率1066Mbps，32bitPL端内存：1GBDDR3,数据速率1600Mbps，32bitGTX收发器：16X速度等级：对标进口-2芯片级别：工业级工作温度：-40℃-100℃逻辑单元数量：

TES745D是一款基于FMQL45T900的全国产化ARM核心板。该核心板将FMQL45T900（与XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端I

1.准备工具自行安装linux版本的vivado,和xilinx开发环境。linux版本我选择的是Ubuntu18.04,ubuntu系统下xilinx开发环境我安装的是vivado2018.3(安装时候要记得勾选SDK)，安装好vivado后也就包含了xilinx的ARM部分交叉编译器。2.Petalinux工具安装petalinux并不是一个特殊Linux内核，而是一套开发环境配置的工具，降低

硬件平台：zynq7045软件平台：workbench3.3Vxworks6.9.4.10，Vavido2017.2问题描述：将生成的boot.bin文件通过仿真器烧录到SPIflash后，boot可以正常启动

1.实现原理框图系统分为6个部分组成：fsbl：原始fsblgoogen_image:由3块组成分别为fsbl、bit、u-bootupdate_image:由3块组成分别为fsbl、bit、u-bootkernel_google:原始kernelkernel_update:更新kernelupdate_flag:更新标识2.实现原理flash存储格式及地址分配如上图所示位于0x0位置的fsbl启

单核freeRtos环境：Zynq7045芯片平台，core0单核freeRtos系统。此环境不需要特殊修改，自带的两个demo均可跑过。

运行环境：Zynq7045芯片平台，Core0跑Linux，Core1跑FreeRTOS，通过OpenAMP框架来启动Core1-FreeRTOS和核间通信。

硬件平台：zynq7045。软件平台ucosII操作系统。这种问题定位起来非常费劲，有可能数组越界，有可能野指针等等。不过运气不错，我找到了神器：DS5。1.DS5的使用硬件连接就不用说了，软件开始。