IEEE Standard for SystemVerilog Unified Hardware Design第16章Assertions16.1-16.4断言翻译(一)
16.1-16.41、断言的类别:并发断言(concurrentassertions)和立即断言(immediateassertions)两种。立即断言与仿真一块使用;并发断言基于时钟语义并使用表达式的采样值。一个断言能指定系统的行为。断言主要用于验证设计的行为,而且可用于提供功能覆盖,以及对用于验证不符合假设要求的输入激励(inputstimulus)进行标记。断言以要被执行验证函数的断言语句显