dpram

基于 Xilinx UltraScale 系列 PCIe 3.0 硬核的 NVMe IP 核

970PCIeSSD）开发并充分验证，该平台下**全盘写速率2515MB/s，全盘读速率2820MB/s**，可根据客户平台移植；2.访问接口简单，用户可以将此IP当作一块只增加一些读、写命令握手信号接口的片上DPRAM
三角芯科技·2024-01-11 08:51

uart_dpram:搭建串口收发与存储双口RAM简易应用系统

搭建串口收发与存储双口RAM简易应用系统实验目的：以模块化设计为基础利用已编写的串口收发模块、按键模块以及RAM的IP模块来设计一个简易应用系统。通过串口发送数据到FPGA中，FPGA接收到数据后将数据存储在双口RAM的一段连续空间中，当需要时，按下按键0，则FPGA将RAM中存储的数据通过串口发送出去。00.功能模块：1.串口接收模块:uart_tybe_rx.v2.按键消抖模块:key_fli
杰之行·2023-10-27 12:45

FPGA学习-配置双口ram（嵌入式块ram应用）

第二步：IP核配置第三步：将右边出现的IP/dpram.qip文件设置为Top顶层文件；现在需要将.v文件添加进来，方便例化
999pyln·2023-10-21 15:26

FPGA19 嵌入式RAM之双端口RAM 使用和测试

FPGA19嵌入式RAM之双端口RAM使用和测试模块名称：dpram()IPCore主要功能：调用内部的资源，实现数据的读/写功能实验目的：了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中
没有价值的生命·2023-10-21 15:49

lan9252、lan9253和lan9254参数比较

lan9253相对于lan9252增加了SM和FMMU，以及DPRAM大小，但是只有64pinQFN9*9mm封装lan9254相对于lan9253，lan9254只有80TQFP14*14mm封装这次更新感觉只是让用户多了一些封装选择
PI_sunyang·2023-09-26 23:47

FPGA实现“乒乓操作”

首先“乒乓操作”这个名字本身就很吸引人，其结构一般是由数据选择器和数据缓冲器构成的，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等。
apple_ttt·2023-09-11 21:59

[转载]理解FPGA中的RAM、ROM和CAM；ROM、RAM、DRAM、SRAM、FLASH

://blogold.chinaunix.net/u1/56932/showart_2358885.html目前大多数FPGA都有内嵌的块RAM(BlockRAM)，可以将其灵活地配置成单端口RAM(DPRAM
p是马甲·2023-08-21 12:47

理解FPGA中的RAM、ROM和CAM；ROM、RAM、DRAM、SRAM、FLASH

目前大多数FPGA都有内嵌的块RAM(BlockRAM)，可以将其灵活地配置成单端口RAM(DPRAM，SinglePortRAM)、双端口RAM(DPRAM，DoublePortsRAM)、伪双端口RAM
Pilgrim2017·2022-11-22 15:34

【AXI4 verilog】手把手带你撸AXI代码（四、AXI4接口的RAM设计）

一、功能说明二、测试结果三、设计讲解四、RTL代码(Verilog)AXI2DPRAM双口RAM同步FIFO五、能够自动比对数据的仿真代码一、功能说明该设计为一个AXI4接口的双口SRAM，支持读写最大
搞IC的那些年·2022-09-18 10:39

可综合的async_fifo设计（一）

异步FIFO设计一、基本概念二、设计思路2.1设计前准备工作2.1.1系统框图2.1.2格雷码基础2.1.3异步fifo工作流程举例2.1.4异步fifo空满标志产生的算法设计2.2RTL建模2.2.1DPRAM
隔壁老余·2020-08-08 16:13

FPGA之FIFO设计（二）

异步FIFO在ISE下有两种生成方法：法一：使用COREGenerator生成的DPRAM和自己设计的FIFO控制逻辑，将两者连在一起就构成了FIFO。法二：直接使用FIFO的IP核。
Snail_Walker·2020-08-07 13:59

SPRAM, TPRAM和DPRAM的区别

在设计中常用的RAM有单口RAM：SPRAM（single-portRAM）。双口RAM：TPRAM（two-portRAM）和真双口RAM：（dual-portRAM）。在芯片设计中，具体使用哪一种RAM，要根据设计的需要而定，比如读写速度和面积。以下RAM模型是简化的，实际使用中可能会有一些功耗控制的信号等。SPRAM该RAM只有一套读写线，读写时分复用，读的时候不能写，写的时候不能读。RAM
re_call·2020-07-30 22:06

Wiznet W5300 FPGA 控制程序

W5300一共支持8个Socket，128KBTX/RXDPRAM它是用于数据通信的128KB存储，由16个8KB的DPRAM(双端口随即存储器)组成。由主机灵活地分配给每一个套接口。
weixin_39055614·2020-07-30 03:44

FPGA设计常用的技巧---乒乓操作

乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO
Michael-H·2020-07-29 19:13

FPGA设计的四种常用思想与技巧之乒乓操作

乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO
i540113104·2020-07-29 13:15

NIOS2随笔——自定义IP（DPRAM）

下图是一个总线应用的示意图：2.AVALONMM总线这里以AVALONMM为例，设计一个用户自定义的DPRAM
weixin_34161029·2020-07-06 00:12

基于FPGA的UART串口收发实例

编辑器开发硬件：小梅哥AC6102_V2开发板1.UART协议关于UART的通信原理，上一篇博客已经完整介绍了，详情请看UART介绍2.实现原理2.1模块解析UART串口收发包括串口接收模块、串口发送模块、DPRAM
强迫症高级患者·2020-07-05 04:47

【EtherCAT分析】一、EtherCAT从站硬件分析

从站控制器通常都有一个内部的DPRAM，并提供存取这些应用内存的接口范围：1）串行SPI（串行外围接口）：主要用于数量较小的过程数据设备，如模拟量I/O模块、传感器、编码器和简单驱动等。
廷华电子·2020-06-30 13:47

关于modelsim仿真时出现Missing instance name in instantiation of 'xx'.

在进行嵌入式块RAM应用之双口RAM的testbench文件编写完成，设置好仿真脚本后进行功能仿真时modelsim没有仿真波形出现，并报错：#Loadingwork.dpram_tb#**Error:
liqiang9410·2020-06-24 05:05

Pingpong

供新手学习参考~数据读写pingpong示意图数据pingpong写：通过写使能控制两片DPRAM的工作过程，写使能交替有效，交替写入数据为0~1023，实现pingpong效果。
YisongLee·2019-04-01 09:46

AES加密解密算法的FPGA实现（二）

解密部分结构设计加密部分总体概述加密部分算法如下：解密部分与加密部分大体一致，故而Xorkey、key8bit、用于行变换的dpram，用于key8bit的sbox是通用的，row_trans和col_trans
Hu_Yang_BUAA·2016-09-01 00:42

NIOS2随笔——自定义IP（DPRAM）

下图是一个总线应用的示意图：2.AVALONMM总线这里以AVALONMM为例，设计一个用户自定义的DPRAM
shugenyin·2016-08-17 16:30

ISE PhysDesignRules ERROR

ForRAMMODEprogrammingsetwithDPRAM32,SPRAM32orSRL16theDI2inputpinmustbeconnected.这是ISE在布局布线时，生成的EEROR，初步看是的DPRAM32
A风筝·2016-01-25 23:00

FIFO存储器

FIFO和DPRAM类似，具有两个访问端口，但是FIFO两边的端口并不对等，某一时刻只能被设置为一边作为输入，一边作为输出。
·2015-11-02 17:08

[笔记]双口RAM（DPRAM）的实现

2013-01-09   10:44:57 周三 FPGA_4K2K_WW02.pptx  总结：   这一周我主要是在PANEL板子上调试LVDS Format Conversion。我在modelsim上进行功能仿真时，产生的信号源比较有规律，特殊化了，因此有很多Bugs没有观察出来。后来用804A信号源进行测试时就发现该信号源DE有效行
·2015-10-31 11:41

理解FPGA中的RAM、ROM和CAM；ROM、RAM、DRAM、SRAM、FLASH

blogold.chinaunix.net/u1/56932/showart_2358885.html     目前大多数FPGA都有内嵌的块RAM(Block RAM)，可以将其灵活地配置成单端口RAM(DPRAM
·2015-10-27 14:08

深入理解 ROM , RAM , FLASH

       目前大多数FPGA都有内嵌的块RAM(BlockRAM)，可以将其灵活地配置成单端口RAM(DPRAM，SinglePortRAM)、双端口RAM(DPRAM，DoublePortsRAM
li200503028·2013-10-11 16:00

Linux设备驱动动态插入内核与直接集成到内核方式的利弊分析

Linux设备驱动动态插入内核与直接集成到内核方式的利弊分析引子：公司做了一款基于Linux的以太网接口板，目前由我来进行维护，该板主CPU采用PowerPC，运行Linux系统，外接两块DPRAM，DPRAM
·2013-04-12 09:00

Linux设备驱动动态插入内核与直接集成到内核方式的利弊分析

引子：公司做了一款基于Linux的以太网接口板，目前由我来进行维护，该板主CPU采用PowerPC，运行Linux系统，外接两块DPRAM，DPRAM是用字符设备驱动程序的方式写的，直接集成在了内核源代码中
·2013-04-12 09:00

CPLD/FPGA/Verilog_FPGA设计的四种常用思想与技巧

乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO
yangtalent1206·2011-05-15 17:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他