fpga例程

涂鸦智能模块二次开发--基础

本次主要以CBU模块为例，使用例程完成手机端–云端–终端的连接，涂鸦SDK开发最基础指导，包含了开发环境、以及手机端-云端-终端的配置工作，可以让开发者最快时间完成demo的测试工作，demo例程共有template
一个旅者·2025-06-03 21:07

【第1章＞第17节】基于WOA鲸鱼优化的RBF径向基函数神经网络的理论学习与MATLAB仿真

目录1.使用软件和版本2.WOA优化RBF径向基函数神经网络理论概述2.1WOA粒子群优化算法原理2.2WOA优化RBF的实现步骤3.WOA优化RBF的MATLAB编程实现欢迎订阅FPGA/MATLAB
fpga和matlab·2025-06-03 20:04

深度学习FPGA开发方式

https://blog.csdn.net/weixin_35729512/article/details/79763952FPGA深度学习的方向概述传统的CNN（Tensorflow、caffe）是在
jack_201316888·2025-06-03 01:45

深入剖析ZYNQ Linux动态PL配置：xdevcfg驱动创新实践指南

一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统（PS）与FPGA可编程逻辑（PL）深度融合，创造出独特的异构计算架构。
芯作者·2025-06-03 01:14

XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点

XILINXZYNQ-7000系列是赛灵思（Xilinx）推出的可扩展处理平台（SoCFPGA），将ARMCortex-A9双核处理器（属于“处理系统”，PS）与可编程逻辑（PL，即传统FPGA部分）集成在单芯片中
GJZGRB·2025-06-03 01:43

ARM + FPGA运动控制卡设计方案

ARM+FPGA运动控制卡设计方案【下载地址】ARMFPGA运动控制卡设计方案本资源包提供了一套详细的ARM与FPGA联合实现的运动控制卡解决方案。
奚畏财·2025-06-02 10:54

ARM+FPGA架构运动控制卡资源包

ARM+FPGA架构运动控制卡资源包【下载地址】ARMFPGA架构运动控制卡资源包ARM+FPGA架构运动控制卡资源包为开发者提供了全面的设计资料，包括详细的原理图、PCB图以及运动控制器框架源码。
明祯跃·2025-06-02 10:54

UG479 (v1.10) March 27, 2018的中文版

UG479(v1.10)March27,2018的中文版,该文档是介绍Xilinx7系列FPGADSP48E1Slice的功能特性、架构细节、设计注意事项等，涵盖乘法器、加法器、流水线等内容，适用于数字信号处理等应用的设计参考
LeeAmos1·2025-06-02 03:35

终于完成UG483 v1.14的中文pdf版

该文档是Xilinx的7系列FPGAPCB设计指南（UG483v1.14），涵盖PCB技术基础、电源分配系统、SelectIO信令、材料与走线、高速信号过渡设计等内容，提供设计策略与参数规范，助力优化PCB
LeeAmos1·2025-06-02 03:35

FPGA 实现频率、幅度、相位可调的 DDS 以及 DDS Compiler IP 核的使用验证

在FPGA上实现DDS系统，可以利用硬件加速来获得高性能、低延迟的信号合成。本文将介绍如何使用FPGA实现一个频率、幅度、相位可调的DDS系统，并展示如何使用Altera（I
一只蜗牛儿·2025-06-02 02:23

XILINX FPGA管脚说明

1.用户IO引脚（IO_LXXY_#）IO_LXXY_#：这是用户可用的IO引脚。XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表Bank号。2.多功能引脚（IO_LXXY_ZZZ_#）IO_LXXY_ZZZ_#：这些引脚在用户IO的基础上添加了额外的功能，如配置数据口（Dn）、地址线（An）、唤醒引脚（AWAKE）、主/从输入输出（MOSI_CSI_B_MI
零度随想·2025-06-01 17:20

FPGA学习总结5 - 配置引脚

FPGA学习总结5-配置引脚文章目录前言1.CFGBVS：ConfigurationBanksVoltageSelect2.VCCBATT_0：BatteryBackupSupply3.TCK：TestClock
那小妞好白·2025-06-01 17:49

LabVIEW双光子显微镜开发

系统采用飞秒激光光源与高精度振镜扫描模块，结合LabVIEW的FPGA实时控制能力，可对活体组织、荧光纳米颗粒等进行亚微米级断层扫描，深度达500μm。
LabVIEW开发·2025-06-01 09:29

EFM32微控制器开发实战：标准库与例程指南

本文还有配套的精品资源，点击获取简介：EFM32微控制器系列是SiliconLabs基于ARMCortex-M内核的产品，其标准库和基础例程为开发者提供了深入理解和快速开发的途径。
大数据无毛兽·2025-06-01 00:24

ZYNQ7020学习历程

一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC，是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件组成的。
m0_61275923·2025-05-31 03:56

异构硬件平台模型统一编译与部署体系构建实战：多引擎兼容、跨架构适配与高效分发全流程解析

传统的单引擎部署模式无法满足GPU、NPU、CPU、FPGA等异构设备的
观熵·2025-05-30 23:56

gpu浮点计算能力floaps_详解GPU技术关键参数和应用场景

计算架构要求多样化，需要不同的CPU架构来满足不断增长的算力需求，同时需要GPU，NPU和FPGA等技术加速特定领域的算法和专用计算。以此，不同CPU架构，不同加速技术应用而生。
Good Inflation·2025-05-30 19:56

FMQL10S /20S核心板 —— 国产化嵌入式开发新选择

近年来，随着国产可编程器件的发展，越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中，需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。
Future_Comtech·2025-05-30 16:02

fpga-编程线性序列机和状态机

一、线性序列机和有限状态机和（状态机-编程思想）的原理序列机是什么：用计数器对时钟个数计数，根据相应时钟周期下的单个周期时间和计数个数可以确定某个时刻的时间，确定时间后再需要时间点转换电平！采用的是线性序列机其原理就是设计者必须清楚每一个时钟节拍，都有哪些东西发生变化；举个例子：这个东西就好比我们的课表一样，我们第一节上语文课，第二节上数学课，第三节上英语课，它是按照时钟节拍一拍一拍的按照事先已经
aloneboyooo·2025-05-29 15:02

新唐ARM微控制器酷客-Coidea972例程集合.zip

这些例程展示了如何应用新唐ARM芯片的各种功能和接口，包括GPIO、定时器、串口通信等，并提供了一手的最佳实践和常见应用场景。
Xi Zi·2025-05-29 13:47

深入了解AI人工智能深度学习的硬件加速方案

深入了解AI人工智能深度学习的硬件加速方案关键词：AI人工智能、深度学习、硬件加速方案、GPU、TPU、FPGA摘要：本文旨在深入探讨AI人工智能深度学习的硬件加速方案。
AI大模型应用之禅·2025-05-29 09:25

基于STC89C52RC单片机的简单程序例程，实现串口的中断接收与发送

硬件配置STC89C52RC单片机串口通信接口（TXD和RXD）晶振（11.0592MHz，用于串口通信）程序设计初始化串口，设置波特率。配置串口接收中断。在中断服务程序中，接收数据并存入数组。在主循环中，发送数据。示例代码#include//STC89C52RC的寄存器定义#defineBAUDRATE9600//波特率#defineARRAY_SIZE10//数组大小//用于存储接收数据的数组
denisetuj·2025-05-28 20:46

zynq7020 shm共享内存和OCM

在XilinxZynq-7020SoC（结合ARM处理器和FPGA）中，共享内存（SHM）和片上内存（OCM）是两种不同的内存资源，它们在物理位置、访问速度、用途和设计目标上存在显著差异。
yayaer2·2025-05-28 16:13

制导与导航总述、分类介绍、MATLABdemo

导航与制导的每种方法添加的代码例程和核心公式，以帮助更好地理解其实现和应用。基于MATLAB的实现示例。
MATLAB卡尔曼·2025-05-28 16:42

Pillow：强大的Python图像处理库

、引言二、Pillow库的安装三、Pillow库的基本概念四、图像的读取和保存五、图像的基本属性六、图像的裁剪、缩放和旋转七、图像的颜色调整八、图像的滤镜效果九、图像的合成和叠加十、图像的绘制十一、示例程序
海阔天空_2013·2025-05-28 14:58

仅需一文，速览复旦微所有资料下载路径和和开发生态

2.复旦微MCU规格书/例程/pack/EVB原理图下载：复旦微MCU相关资料下载汇总-FM33LC0xx系列-低功耗嵌入式软件开发者论坛-PoweredbyDiscuz!
WPG大大通·2025-05-28 10:29

FPGA硬件设计中常用晶振时偏情况的深度剖析

目录1.FPGA常用晶振类型（一）石英晶体振荡器（二）陶瓷谐振器（三）温补晶振（TCXO）（四）压控晶振（VCXO）2.晶振时偏产生的主要类型及原因（一）初始频率偏差（FrequencyTolerance
fpga和matlab·2025-05-28 01:54

主流AI大模型—API调用示例程序

【一】OpenAI旧版~简易API调用fromopenaiimportOpenAIclient=OpenAI()response=client.responses.create(model="gpt-4.1",input="Writeaone-sentencebedtimestoryaboutaunicorn.")print(response.output_text)新版~完整版调用【推荐】fro
外星人AI·2025-05-27 15:45

JESD204B协议同步机制

以下是对JESD204B同步机制的详细解释：一、时钟管理全局参考时钟：主设备（如FPGA）提供一个全局参考时钟（DeviceClock），所有从设备（如ADC和DAC）都基于这个时钟进行采样和数据传输。
零度随想·2025-05-27 12:00

LabVIEW开发FPGA磁声发射应力检测系统

工业级磁声发射应力检测系统，针对传统设备参数固定、灵活性不足的痛点，采用XilinxFPGA与LabVIEW构建核心架构，实现激励信号可调、多维度数据采集与实时分析。
LabVIEW开发·2025-05-27 05:15

XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册

Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux，是Linux中的一种硬实时操作系统，它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量，同时最小化必须更改的代码量，以便提供这种附加的可抢占性。PREEMPT_RT补
Tronlong创龙·2025-05-27 01:51

通过vivado HLS设计一个FIR低通滤波器

C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具，可将C/C++代码转换为硬件描述语言（HDL），显著提升FPGA
fpga和matlab·2025-05-26 19:51

深入解析FPGA中MIPI接口的调试和优化

本文章专注于京微FPGAH1芯片的MIPI接口调试，涵盖了从RX到TX的双向通信调试，特别关注于1.5Gbps的数据传输速度以及RGB到LVDS的数据转换。
徐子贡·2025-05-26 05:29

基于FPGA的CAMERALINK编码（纯FPGA）

概述提到CAMERALINK的编码，不得不提的两个方案，其中一为使用专用芯片解码，其二为使用FPGA解码，这两方法博主都是验证过，只能说各有优缺点，具体选择那种还要看，整体方案以及成本控制要求。
Eidolon_li·2025-05-26 05:58

14K屏FPGA通过MIPI接口点亮

一、屏参数屏分辨率为13320*5120，MIPI接口8LANE。二、驱动接口电路屏偏置电压±5.5V，逻辑供电1.8V。8LANEMIPI，2PORT。三、MIPIDSI规范DCS(DisplayCommandSet)：DCS是一个标准化的命令集，用于命令模式的显示模组。DSI、CSI(DisplaySerialInterface,CameraSerialInterface。DSI定义了一个位于
anhuihbo·2025-05-26 05:28

FPGA高速接口 mipi lvds cameralink hdml 千兆网 sdi

mipi:https://blog.csdn.net/SDJ_success/article/details/146541776cameralinkCameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相
海涛高软·2025-05-26 05:56

MIPI DSI AP介绍：FPGA - 利用FPGA实现MIPI DSI接口

随着移动设备的发展，MIPIDSI已经成为了最受欢迎的显示接口之一，由于其高速率和小型化设计，它在智能手机、平板电脑和其他便携式设备上得到了广泛的应用，而FPGA作为可编程逻辑器件，在实现复杂现场可编程门阵列时提供了强大的灵活性和可扩展性
程序员杨弋·2025-05-25 21:31

demo板和评估板（EVB）什么意思

1tn板级）”是在开发或测试时对硬件平台的选择建议，核心含义如下：1.板级定义demo板级：通常指厂商提供的官方演示板或开发评估板，特点是：硬件配置完整（如集成常用外设、调试接口）软件支持完善（预装示例程序
weixin_46125941·2025-05-25 06:52

JESD204 ip核使用与例程分析（二）

JESD204ip核使用与例程分析（二）JESD204时钟方案专用差分时钟对例程分析jesd204_0_transport_layer_demapperjesd204_0_sig_chkjesd204_
fpga小白历险记·2025-05-25 05:16

FPGA电子设计系统的资源优化（面积优化）与速度优化

一、电子设计系统的面积优化与速度优化1、资源优化：①资源共享：针对数据通路中耗费逻辑资源较多的模块，通过选择、复用的方式共享使用该模块，达到减少资源使用、优化面积的目的；②逻辑优化：使用优化后的逻辑进行设计，可以明显减少资源的占用；③串行化：将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开，提取出相同的逻辑模块（一般为组合逻辑块），在时间上利用该逻辑模块，用多个时钟周期完成相同的功能，
fpga小白历险记·2025-05-25 05:46

Python硬核革命：从微控制器到FPGA的深度开发指南

1.重新定义硬件开发：Python的颠覆性突破传统硬件开发长期被C/C++和Verilog/VHDL统治，但Python正通过两条路径改变这一格局：1.1微控制器领域的MicroPython革命完整Python3.4语法支持，运行在资源受限的MCU上（最低要求：64KBROM，16KBRAM）直接内存访问能力，突破解释型语言限制实时性优化：通过@native和@viper装饰器实现接近C的性能1.
蓑笠翁001·2025-05-25 01:50

FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

目录前言一、时序约束的基本概念1.1时序约束介绍1.2时序约束文件1.4时序路径分类1.5关键时序参数1.6时序分析方法二、时序约束的核心内容2.1时钟约束2.2输入输出延迟约束2.3时序例外约束2.4时钟不确定性约束三、时序约束的应用场景3.1高速数据采集系统3.2多时钟域设计3.3DDR存储器接口3.4高速串行接口四、时序约束的注意事项4.1约束文件的层次化管理4.2约束与设计的协同优化4.3
北城笑笑·2025-05-24 20:25

C+VisionPro连接相机取像

C#+VisionPro连接相机取像【下载地址】CVisionPro连接相机取像本仓库提供了一个基于C#编程语言的示例程序，旨在展示如何利用康耐视（Cognex）的VisionProSDK与工业相机进行集成
韦雯吟·2025-05-24 12:55

数字FPGA开发方向，该如何做好职业规划？

近年来，随着国产化浪潮和AI、边缘计算等新兴应用的兴起，FPGA行业热度持续上升，越来越多的工程师转向FPGA方向发展。我们也发现有不少同学对职业规划非常迷茫。
IC与FPGA设计·2025-05-24 06:16

基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；47DR的ADC采样率最高可达5GSPS、DA
VX15600254840·2025-05-24 06:15

基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率
VX15600254840·2025-05-24 06:14

使用modelsim进行Verilog仿真（包含testbench编写）

系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII
学术萌新·2025-05-24 06:14

基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡

基于AMDXCVU47PHBM2FPGA的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA·2025-05-24 06:11

Modelsim的入门使用和Verilog编写

Modelsim的简单工程创建和代码编写和编译仿真：【FPGA】Modelsim的使用方法_modelsim使用教程-CSDN博客Verilog语法和逻辑简单入门：Verilog语法-数字电路教程三态门符号和简称
aloneboyooo·2025-05-24 06:40

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、
FPGA_ADDA·2025-05-24 06:10
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他