E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
fpga例程
基于
FPGA
的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将
FPGA
数据导入matlab显示图片,效果如下:2.算法运行软件版本vivado2019.2
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
FPGA
编程入门——实现一位全加器
FPGA
编程入门——实现一位全加器文章目录
FPGA
编程入门——实现一位全加器实验目的一位全加器原理图实现一位全加器仿真验证烧录运行实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计
Flydreamss
·
2024-02-06 07:59
fpga开发
University Program VWF仿真步骤__全加器
本教程将以全加器为例,选择DE2-115开发板的CycloneIVEP4CE115F29C7
FPGA
,使用QuartusLitev18.1,循序渐进的介绍如何创建Quartus工程,并使用QuartusPrime
Terasic友晶科技
·
2024-02-06 07:28
工具篇
fpga开发
仿真
ubuntu22.04@laptop OpenCV Get Started: 000_hello_opencv
2.HelloOpenCV000_hello_opencv是从下一节图像读写、显示
例程
中复制过来的
lida2003
·
2024-02-06 06:06
Linux
人工智能
计算机视觉
opencv
tinyriscv verilator分支移植到正点原子达芬奇开发板
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和数字IC设计。关注公众号【集成电路设计教程】,获取更多学习资料,并拉你进“IC设计交流群”。
雪天鱼
·
2024-02-05 23:23
基于STC15系列单片机的串口中断
例程
#include#defineFOSC12000000//晶振频率#defineBAUD9600//设置波特率unsignedcharruart();//串口接收一个字节数据voidtuart(unsignedchartrdate);//串口发送一个字节数据voidinit();//串口初始化函数voidStaruart();//启动串口函数bitRflag=0;//接收数据标志bitTflag=
宿管大爷
·
2024-02-05 20:35
嵌入式
单片机
单片机
c语言
STC15中断系统介绍
(文末提供该摘取部分的文档资料)在官方提供的手册资料中,一个系列一份手册,手册内容涵盖了数据手册和参考手册以及
例程
案例。对于学习着来说,一份接近1.5K页的文档,即使有目录,也不好翻阅其相关的内容。
perseverance52
·
2024-02-05 20:05
#
STC15系列
STC15中断系统
C语言K&R圣经笔记 7.1标准输入和输出 7.2格式化输出-printf
本章我们会详描述标准库,即一系列为C程序提供输入输出、字符串处理、内存管理、数学
例程
及其他各种服务的函数。
十八年后又是一条好汉
·
2024-02-05 18:52
C语言
笔记
c语言
开发语言
跟我学C++中级篇——common_type的应用
先看一个原来的
例程
:templateautoRorder(Args&&...args){std::vector>vec
fpcc
·
2024-02-05 17:46
C++11
C++
模板
c++
开发语言
套路化编程 C# winform 自适应缩放布局
本
例程
实现基本的自适应缩放布局。
初级代码游戏
·
2024-02-05 15:19
dotnet
c#
开发语言
自动缩放
自动布局
winform
6.0 MapReduce 服务使用教程
Hadoop中包含了许多经典的MapReduce示
例程
序,其中就包
二当家的素材网
·
2024-02-05 13:29
Hadoop
教程
mapreduce
大数据
FPGA
高端项目:IMX327 MIPI 视频解码 USB3.0 UVC 输出,提供
FPGA
开发板+2套工程源码+技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案3、本MIPICSI-RXIP介绍4、个人
FPGA
高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX
9527华安
·
2024-02-05 11:35
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
IMX327
MIPI
CSI
RX
USB3.0
UVC
FPGA
开发
Quartus13.0使用编译下载:添加引脚:#----------------LED----------------#set_location_assignmentPIN_K2-toled_out[11]set_location_assignmentPIN_J1-toled_out[10]set_location_assignmentPIN_J2-toled_out[9]set_location
Kyro Qu
·
2024-02-05 11:03
FPGA
fpga开发
动态链接和加载
动态链接的共享库的语义更接近于非共享库动态链接允许程序在运行时加载和卸载
例程
,这是其他途径难以提供的功能。
fantasy_arch
·
2024-02-05 06:02
开发语言
【实战干货】
FPGA
实现ARP协议,细节全解析!(包含源工程文件)
1、系统概括 本文主要实现通过
FPGA
实现ARP协议的接收和发送,按键按下后,
FPGA
会向PC端发送ARP请求指令,PC会对
FPGA
发送ARP应答。
电路_fpga
·
2024-02-05 05:20
FPGA
以太网
fpga开发
GMII与RGMII接口相互转换(包含源工程文件)
这段时间通过
FPGA
把ARP、ICMP、UDP协议全部通过
FPGA
实现了一遍,本来本文打算记录一下arp协议的,但在此之前应该先解决RGMII接口与GMII接口的转换问题。
电路_fpga
·
2024-02-05 05:50
FPGA
以太网
xilix原语
fpga开发
基于
FPGA
的高效除法器
FPGA
可以通过除号直接实现除法,但是当除数或被除数位宽较大时,计算会变得缓慢,导致时序约束不能通过。此时可以通过在除法IP中加入流水线来提高最大时钟频率,这种方式提高时钟频率也很有限。
电路_fpga
·
2024-02-05 05:20
FPGA
FPGA基础模块
fpga开发
STM32通过串口更新中文字库到外置的SPI FLASH中
用正点原子的mini板子做EMWIN显示汉字需要把字库放在外置的FLASH中,给的
例程
是先将做好的字库放到SD卡中,然后使用FATFS把SD卡的字库拷贝到FLASH中,手上没有SD卡,考虑用串口+DMA
咸鱼丶的自我修养
·
2024-02-05 04:40
单片机
FPGA
学习笔记_Quartus II_In system sources and probes editor(ISSP)调试工具的使用
FPGA
学习笔记QuartusIIprimeStandardEdition—Insystemsourcesandprobeseditor(ISSP)调试工具的使用QuartusII的老版本跟新版本的Insystemsourcesandprobeseditor
GloriaHuo
·
2024-02-05 01:47
FPGA学习笔记
fpga/cpld
Quartus IP学习之ISSP(In-System Sources & Probes)
一、ISSPIP概要:ISSP:In-SystemSources&ProbesIntel
FPGA
IP作用:分为In-SystemSources与In-SystemProbesn-SystemSources
GBXLUO
·
2024-02-05 01:45
FPGA
Quartus
IP系列
fpga开发
ISSP
【工作周志】240108-240114
A:https://www.cnblogs.com/lazypigwhy/p/10450406.html
FPGA
通过CPU远程升级方案_bitstream.config.timer_cfg-CSDN博客
茶茶酱和FPGA
·
2024-02-04 22:23
工作记录
AI换脸
vd_source=faa4615f3c71b2b526ed2b1f48a70b2c特征易于使用的渐变图形用户界面支持图片、视频、目录输入达成场景特定(人脸识别)视频工具修剪人脸增强器(G
FPGA
N、
小乔与周瑜
·
2024-02-04 21:09
STM32&GD32下载程序后能运行,按下复位后程序不运行
需要验证一个CAN通信,就拿来一块STM32F407做验证,但是发现一个很奇怪的问题,下载CAN通信的
例程
的时候,显示程序在运行(灯在闪烁),但是串口没有打印,我按一下复位之后灯就灭了。
呆呆小酷王
·
2024-02-04 20:20
stm32
嵌入式硬件
单片机
【c/python】GtkGrid
在GTK3和GTK4中,`GtkGrid`的使用方法有所不同,下面将给出一个简单的
例程
,展示如何在GTK3中使用G
尘中928
·
2024-02-04 18:28
编程
#
C语言
#
python
c语言
python
linux
ROS bridge内网穿透
例程
ros_broidge使用示例1.安装与基本通信sudoapt-getinstallros-noetic-rosbridge-*ros_bridge使用的是websocket的通信机制#-*-coding:utf-8-*-importasyncioimportwebsocketsimportjsonasyncdefconnect_to_ros_bridge():uri="ws://127.0.0.
Moresweet猫甜
·
2024-02-04 16:09
日常问题
人工智能
机器人
SLAM
ROS
websocket
rfid测试软件,采用软件定义无线电开发RFID测试平台
"
FPGA
的优势加上实时信号处理功能,有助于提高测试速度。同时,
FPGA
编程的灵活性可以快速响应新协议的测试需求。"
解忧小巫仙
·
2024-02-04 16:33
rfid测试软件
NI PXIe-5644R矢量信号收发器硬件架构
http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生,NI通过将用户可编程
FPGA
的灵活性引入RF仪器中,重塑了仪器的概念
a340421
·
2024-02-04 15:32
硬件架构
操作系统
嵌入式
PXIe-5842第三代PXI矢量信号收发器简介
VST将RF信号发生器、RF信号分析仪和功能强大的
FPGA
集成在单个PXI模块上。PXIe-5842VST是首款提供30MHz到26.5GHz连续频率覆盖范围的VST。
东枫科技
·
2024-02-04 15:30
USRP
指南
USRP
FPGA
5G
相控阵
毫米波
ESP32 单片机学习笔记 - 04 - ADC和定时器
官方
例程
:perials/adc/single_read。简介:ESP32内
兴趣使然_
·
2024-02-04 15:58
Espressif
学习笔记
传感器
嵌入式
#Verilog
FPGA
实现乐曲演奏电路
FPGA
实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音
tz+
·
2024-02-04 15:45
FPGA
Verilog
自定义小系统的HDL设计与
FPGA
板级调试——乐曲演奏电路设计
作者:Saint掘金:https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博:https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub:github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG
Saint-000
·
2024-02-04 15:45
VHDL
VHDL
FPGA
项目(16)——基于
FPGA
的音乐演奏电路
1.设计要求能在实验箱上,循环播放一段音乐。(需要源码的直接看最后一节)2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器,music为音符数据产生器,decoder_1为初始值设置译码器,dv
嵌入式小李
·
2024-02-04 15:14
FPGA项目
fpga开发
音乐演奏电路
verilog
实现屏蔽 Ctrl + Alt + Del 、Ctrl + Shift + Esc 等热键(二)
目录前言一、概述Winlogon的RPC
例程
二、Handler函数的消息处理机制三、讨论如何安全执行HOOK代码3.1挂钩
例程
解决方案3.2脱钩
例程
解决方案3.3钩子
例程
解决方案3.4地址信息查询函数3.5
涟幽516
·
2024-02-04 14:14
快捷键机制系列文章
windows
微软
学习方法
汇编
交互
基于
FPGA
的PCIe接口设计---01_PCIe基本概念
关于基于
FPGA
的PCIe接口设计,我规划分3篇来阐述。第一篇:介绍PCIe的基本概念;第二篇:以xilinx提供的
例程
PIO为
攻城狮Bell
·
2024-02-04 14:36
FPGA
PCIe
FPGA
PCIe
Xilinx
FPGA
学习-PCIe基本概念
点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术,也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联,其前身是PCI总线,但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的,在1994年的时候,以绝对的优势,战胜了VESA总线,成为了当时的标准,从此,几乎所有的外围设备,从硬盘控制器到声卡
Hack电子
·
2024-02-04 14:35
java
linux
python
嵌入式
人工智能
FPGA
项目(15)——基于
FPGA
的DDS信号发生器
1.相关概念DDS(DirectDigitalSynthesis,直接数字合成)是一种通过数字技术生成精确频率和相位可调的信号的方法。它基于数字时钟和数值控制的方式,通过累加器、相位累积器和查表器等组件,以数字方式实现信号的频率和相位变化。DDS信号发生器的基本原理是:根据设定的频率和相位步进值,通过不断累加累加器的内容并将其作为查表器的地址,查表器返回相应的幅值数据,然后将此数据通过数字模数转换
嵌入式小李
·
2024-02-04 14:04
FPGA项目
fpga开发
DDS信号发生器
verilog
高级
FPGA
开发之基础协议PCIe
基础协议之PCIe部分一、TLP包的包头在PCIe的系统中,tlp包的包头的结构有许多部分是相似的,通过掌握这些常规的包头,能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW,tlp包是否包含数据type决定tlp包的类型,比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass,用于决定tlp包处理的优先级,
北京不北
·
2024-02-04 14:34
FPGA高级开发
fpga开发
PCI
C语言学习笔记day18--递归函数示例与分析
示
例程
vitamin.bot
·
2024-02-04 13:04
c语言
学习
【
FPGA
原型验证】
FPGA
技术:芯片和工具
FPGA
技术:芯片和工具3.1.当今的
FPGA
器件技术3.1.1.Virtex®-6系列:最新
FPGA
的范例3.1.2.
FPGA
逻辑块3.1.3.
FPGA
存储器:LUT存储器和块存储器3.1.4.
FPGA
DSP
Hcoco_me
·
2024-02-04 12:53
数字IC
fpga开发
Soc
原型验证
【Soc级系统防御】基于IP的SoC设计中的安全问题
文章目录Perface硬件知识产权(IP)基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例
Fpga
的安全问题
FPGA
预演基于
FPGA
的系统的生命周期实体生命周期对
Hcoco_me
·
2024-02-04 12:18
数字IC
安全
GPU
硬件架构
加密
Soc
LabVIEW电能质量监测系统
采用LabVIEW软件开发了一套高效的电能质量监测系统,该系统主要针对潜油电泵这一特定应用场景,通过现场可编程门阵列(
FPGA
)技术实现电压、电流等参数的实时数据采集,并对数据进行深入分析,最终
LabVIEW开发
·
2024-02-04 11:09
LabVIEW开发案例
labview
LabVIEW开发
LabVIEW编程
LabVIEW
INDEMIND双目惯性模组运行实时ORB-SLAM3教程
现在实验室视觉SLAM已经不够满足,所以需要多模态融合,正巧购入高翔博士推荐的INDEMIND双目惯性模组,根据官方
例程
在中使用ROS接入ORB-SLAM3,这回有SDK及ORB-SLAM3安装过程中的各种常见性问题解决方法及安装细节
极客范儿
·
2024-02-04 10:01
ORB-SLAM
━═━═━◥
MR
◤━═━═━
ORB-SLAM3
INDEMIND
ROS
ubuntu
20.04
imu
FPGA
图像处理(一)腐蚀和膨胀算法之基本概念
一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作,这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作:先腐蚀、后膨胀平滑物体的轮廓,断开较窄的狭颈,并消除细小的突出物闭操作:先膨胀,后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑,消除小的孔洞,填补轮廓线中的断裂。
悲喜自渡721
·
2024-02-04 07:50
图像处理
fpga开发
解决“Spark context stopped while waiting for backend“ issue
安装完毕后,使用spark2自带的样
例程
序org.apache.spark.examples.SparkPi测试了下,结果报了如下错误:Sparkcontextstoppedwhilewaitingforbackend
江畔独步
·
2024-02-04 05:10
Spark
bigdata
【Vitis】Vitis HLS学习系列笔记 :第一个
例程
在学习vitis的过程中一定要跑几个
例程
试试看,这中间遇到了几个小问题,记录下有干货,请注意查收:作为新手,跑
例程
大概率会遇到问题,这里记录几个问题,如果刚好你也遇到,一定会帮到你。
神仙约架
·
2024-02-03 22:22
xilinx
FPGA
vitis
学习
fpga开发
Vitis
HLS
入门笔记
例程
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
认识“协议”
协议协议的概念结构化数据的传输将结构化的数据组合成一个字符串序列化和反序列化协议定制客户端代码服务线程执行
例程
协议的概念协议,网络协议的简称,网络协议是通信计算机双方必须共同遵从的一组约定,比如怎么建立连接
flyyyya
·
2024-02-03 16:40
计算机网络
php
开发语言
重温
FPGA
设计之bcd加法器verilog实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他