fpga基础学习

web开发-PHP基础学习

PHP是什么PHP是一种创建动态交互性站点的强有力的服务器端脚本语言。PHP是免费的，并且使用非常广泛。同时，对于像微软ASP这样的竞争者来说，PHP无疑是另一种高效率的选项。PHP开发环境集成安装通常，PHP集成环境包，都会将Apache、Ngnix、PHP、MySQL集成在一起，给用户一个非常简单的解决方案。并且大多数情况下:php版本是允许切换的。MySQL一般都是提供phpMyAdmin网
前端薛之谦...·2024-03-15 17:20

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

Python基础学习(10)模块与包

文章目录一.模块1.模块分类①内置模块(标准库)②第三方模块③自定义2.模块下载①下载②卸载③更新pip④通过cdn代码加速⑤查看模块2.模块使用方法3.模块进阶使用①模块的潜规则:②如何区分python文件是程序/模块:③python中通过main来判断文件是属于程序还是模块:二.包1.包的概念:2.包的表现形式为:3.包的创建方式:4.包的核心作用:三，程序断点(debug)Python基础学
一只特立独行猪·2024-03-13 04:54

Python基础学习(11)常用模块

文章目录一、time二、random三、os四、sys五、json补充1：JSON字符串补充2：JSON字符串和字典的区别六、hashlibPython基础学习(1)基本知识Python基础学习(2)序列类型方法与数据类型转换
一只特立独行猪·2024-03-13 04:23

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

Linux文本处理三剑客：awk（内置函数详解笔记）

基础学习，可以回头查看：Linux文本处理三剑客：awk（结构化命令）1.算数函数函数名功能参数示例输出atan2(y,x)返回
TiYong·2024-03-07 17:41

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

挑战30天学完Python：Day22 爬虫

本系列为Python基础学习，原稿来源于30-Days-Of-Python英文项目，大奇主要是对其本地化翻译、逐条验证和补充，想通过30天完成正儿八经的系统化实践。
Mega Qi·2024-02-28 14:26

Java基础学习

一、JAVA异常分类及处理1、概念如果某个方法不能按照正常的途径完成任务，就可以通过另一种路径退出方法。在这种情况下会抛出一个封装了错误信息的对象。此时，这个方法会立刻退出同时不返回任何值。另外，调用这个方法的其他代码也无法继续执行，异常处理机制会将代码执行交给异常处理器。.2、异常分类Throwable是Java语言中所有错误或异常的超类。下一层分为Error和ExceptionError1.E
CopyLower·2024-02-28 03:42

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

【零基础学习CAPL】——CAN报文的发送（LiveCounter——生命信号）

‍♂️【零基础学习CAPL】系列‍♂️点击跳转文章目录1.概述2.面板创建3.系统变量创建4.CAPL实现5.效果5.1.0~15循环发送5.2.固定值发送6.全量脚本1.概述本章主要介绍带有生命信号LiveCounter
77赫兹·2024-02-20 20:16

【零基础学习CAPL】——CAN报文的发送（面板中直接修改信号值进行发送）

‍♂️【零基础学习CAPL】系列‍♂️点击跳转文章目录1.概述2.面板创建3.系统变量创建4.系统变量与Panel值绑定4.CAPL实现5.效果6.全量脚本1.概述在前面文章”【零基础学习CAPL】——
77赫兹·2024-02-20 20:43

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

linux基础学习（10）：基本权限与相关命令

1.基本权限用ls-l查看当前目录文件时，可以看到文件的基本权限其由10位组成，其中：第1位：代表文件类型。-dlbc普通文件目录文件软链接文件块设备文件，也就是硬盘等存储设备的文件字符设备文件，是鼠标键盘等输入设备的文件第2到4位（u）：代表文件所属者的权限第5到7位（g）：代表文件所属者的用户组的权限第8到10位（o）：代表其他用户的权限rwx分别代表可读可写可执行文件文件夹可读r文件可以打开
入门如入土·2024-02-20 09:24

JavaScript 基础学习（个人笔记）

目录本笔记内容主要来源于网络上的资料，经过我个人整理、归纳和总结。仅供个人学习参考，如有侵权，请联系删除JavaScript用法中的JavaScript中的JavaScript函数引入本地独立JS文件引入网络来源文件JavaScript输出JavaScript显示数据使用window.alert()写到控制台JavaScript语法JavaScript字面量JavaScript变量JavaScri
松果猿·2024-02-20 09:57

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

视频基础学习一——色立体、三原色以及像素

文章目录前言一、什么是颜色1.色立体特征2.色立体模型二、三原色和色立体1.三原色(RGB)2.RGB颜色叠加三、像素和三原色总结前言本文的目的是为了梳理音视频基础相关的知识，有很多做流媒体、音视频相关的研发对于音视频的根本原理是不清楚的。博主也是查阅了相关的资料一点点进行梳理，从根本上一点点延申到音视频处理上。|版本声明：山河君，未经博主允许，禁止转载一、什么是颜色了解过视频的同学应该都知道，视
山河君·2024-02-20 08:57

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

河南杰出教育告诉你如何备战2022年二级建造师考试

第一阶段：基础学习阶段报班学习的同学，可以跟着老师进行学习，梳理基础知识，做好笔记，把知识点圈出来；没有报班的同学就自主学习，熟悉教材，掌握教材重难点。这个阶段可能很痛苦，尤其是对小白来说，看书就
墨菱泛歌·2024-02-20 04:06

Spring Security基础学习

一、SpringSecurity框架简介二、SpringSecurity入门案例三、SpringSecurityWeb权限方案四、SpringSecurity微服务权限方案五、SpringSecurity原理总结
程序员的人生K·2024-02-20 03:46

0基础学极简画（东方明珠），连载65/100天

大家好，我是大鱼漫说，你们可以叫我大鱼，我现在是一位零基础学习绘画的程序员。每日一问~小鱼问：procreate软件为什么有的时候给线圈涂色，涂不进去，直接就变成背景色了。大鱼答：这个分几种情况。
大鱼漫说·2024-02-20 02:16

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

Python基础学习第二天

目录一、Python条件语句if的嵌套二、Python循环语句循环控制语句1.for循环range（）函数：for循环嵌套if语句for...else之继续吃馒头break语句break语句之输入用户名密码pass空语句2.while循环语句无限循环while嵌套循环使用else语句一、Python条件语句Python条件语句是通过一条或多条语句的执行结果（True或者False）来决定执行的代码
Magiskpig·2024-02-20 00:38

学习大数据开发，需要满足哪些条件？学历，性别，专业有限制吗？

给大家介绍一下关于零基础学习大数据需要哪些条件？首先我们在平时的工作中，经常有小白同学问学习大数据有学历限制吗？我是大专学历可以学习大数据技术吗？我没有计算机基础，可以学习大数据吗？
yoku酱·2024-02-19 23:22

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（8）

平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（9）

平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？
徐丹FPGA之路·2024-02-19 19:05

基于飞腾ARM+FPGA国产化计算模块联合解决方案

联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升，需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新，是指依靠自身技术手段和安全机制，实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控，其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制，不仅要求处理器子系统的自主创新，还要求外围接口
深圳信迈科技DSP+ARM+FPGA·2024-02-19 19:34

FPGA转行ISP的探索之一：行业概览

ISP的行业位置最近看到一个分析，说FPGA的从业者将来转向ISP（ImageSignalProcess图像信号处理）是个不错的选择，可以适应智能汽车、AI等领域。
徐丹FPGA之路·2024-02-19 19:32

FPGA转行ISP的探索之二：技术路线和概念

ISP领域的概念1相机方面的概念1）DENOISE，图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声；按照产生原因可分为外部噪声和内部噪声；按照统计特性可分为平稳噪声和非平稳噪声；平稳噪声基于统计后的概率密度函数又可以分为：高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波，比如空域滤波，变换域滤波，机器学习方法等，经常是用OpenCV的代码来写。2）CONTRAST，对比
徐丹FPGA之路·2024-02-19 19:32

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在
简简单单做算法·2024-02-19 19:07

Spring MVC(基于 Spring4.x)基础学习

一、SpringMVC概述二、SpringMVC的HelloWorld三、使用@RequestMapping映射请求四、映射请求参数&请求头五、处理模型数据六、视图和视图解析器七、RESTfulCRUD八、SpringMVC表单标签&处理静态资源九、数据转换&数据格式化&数据校验十、处理JSON:使用HttpMessageConverter十一、国际化十二、文件的上传十三、使用拦截器十四、异常处理
程序员的人生K·2024-02-19 16:50
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他