#举例如下read_ipC:/testIp/CharFifo.xciread_ip{C:/testIp/CharFifo0.xcixC:/testIp/CharFifo1.xcix}需要注意的是，在non-project

忽然想到这种情况很适合使用non-project模式。面对一个新需求，只需要修改几个参数，输入一行命令，就可以得到结果。同时只保留网表文件和编译信息也非常节省硬盘空间。以下是TCL脚本的大致结构。

I.TheonlywaytogoforseriousFPGAdesignershttps://hwjedi.wordpress.com/2017/01/04/vivado-non-project-mode-the-only-way-to-go-for-serious-fpga-designers/VivadohasbeenahugeimprovementoverISE.Goodriddance.H

最近用vscode打开一个java文件时，出现了以下报错：test.javaisanon-projectfile,onlysyntaxerrorsarereported.其实是打开方式不对。正确的java文件打开方式应为先打开文件夹，再打开文件，这样就不会报错。

今天在用vscode直接打开一个Java文件的时候，vscode提示[myfile].javaisanon-projectfile,onlysyntaxerrorsarereported。如下图一所示。搜索了一下发现大部分都是关于Warning:Classpathisincomplete.Onlysyntaxerrorswillbereported.跟这个Warning相关的很难找到，不过还在根据

如果是在non-project流程中，V

1.vivado介绍vivado用于xilinxfpga的设计和验证，VIVADO除了支持传统的rtltobitfile的设计流程（即输入是rtl代码，通过集成后，用vivado来产生bitfile），还支持了一种称为系统级集成设计流程（基于IP的设计，即可将打包好的IP（或者称为VIP）在VIVADO的blockdesign中直接进行集成，然后产生bitfile的流程），第二种集成的方法其实相当

1#-----------------------------------------------------------------------------2#VivadoNon-ProjectFlow3#-----------------------------------------------------------------------------4setDESIGN[lindex$a