pcb布线

嘉立创EDA专业板使用方法集

画PCB是从无到有的关键一环，是电子DIY爱好者的必修课一，创立工程文件略二，快捷工具的使用很明显的作用就不说了文件：编辑：视图：放置：缓存回复：可以恢复之前文件的样子。
刘景贤·2024-02-07 11:05

linux进程和进程优先级

2.描述进程-PCB进程的所有信息都存放在一个进程控制块的数据结构中，可以理解为进程属性的集合，Linux下PCB为：test_struct。
高高__·2024-02-07 09:04

Linux线程/同步与互斥/锁/悲观锁/乐观锁/读写锁/简单线程池/生产者消费者模型/单例模式饿汉方式懒汉方式

在Linux眼中，看到的PCB比传统的进程更加轻量化，所以也叫做轻量化进程。现在我们对于进程的定义就是一堆执行流+进程地址空间+页表这些+在物理内存中的代码和数据。
老汉忒cpp·2024-02-07 04:20

虚拟内存/虚拟存储器

系统层主要包含PCB，在PCB中有该进程的id以及状态等各种信息。用户层中包含了进程的任务信息，比如该进
character_0205·2024-02-06 21:36

568B网线

网线的制作主要遵顼EIA/TIA的568A和568B布线标准。如图所示为标准568B的网线。网线的分类屏蔽、非屏蔽（最多）。网线的级别最常用的是超五类和六类网线。
Magic__Conch·2024-02-06 21:32

Allegro PCB如何关联原理图？

在用Allegro进行PCB设计时，我们可以点击Orcad原理图上的器件，然后PCB会自动跳转到该器件。那如何操作PCB上的器件点击跳转到原理图呢？这种方式可以提高设计的效率。具体操作如下。
行者有路hh·2024-02-06 13:22

Allegro如何在关闭飞线模式下查看网络连接并显示引脚号

Allegro如何在关闭飞线模式下查看网络连接并显示引脚号在用Allego进行PCB设计过程中，有时候在关闭全部飞线的情况下，但想查看网络的连接位置。那如何快速查看网络连接，并显示器件的引脚号呢？
行者有路hh·2024-02-06 13:22

Allegro因为精度问题导致走线未连接上的解决办法

在用Allegro进行PCB设计时，有时候会因为精度问题导致走线未连接上。还有在用Allegro进行PCB设计时，因为不小心操作移动了芯片，导致导线和引脚未连接上，也可以使用这个方法。
行者有路hh·2024-02-06 13:52

Allegro如何输出器件坐标文件

Allegro如何输出器件的坐标文件，Allegro输出的坐标文件用于板厂的贴片生成PCBA板选择菜单栏File（文件）→Placement...
行者有路hh·2024-02-06 13:22

高速接口PCB布局指南（二）通用高速信号布线

高速接口PCB布局指南（二）通用高速信号布线1.PCB材料编织2.高速信号布线长度3.高速信号布线长度匹配4.高速信号参考平面tips：资料主要来自网络，仅供学习使用。
小幽余生不加糖·2024-02-06 13:21

Allegro如何设置铜箔自动避让走线

在用Allegro进行PCB设计中宏，如何让铜箔自动避让走线？1、在菜单栏选择Shape（形状）→点击GlobalDynamicParams...
行者有路hh·2024-02-06 13:21

Allegro如何把Symbols，shapes，vias，Clines，Cline segs等多种元素一起移动

Allegro如何把Symbols，shapes，vias，Clines，Clinesegs等多种元素一起移动在用Allegro进行PCB设计时，有时候需要同时移动某个区域的所有元素，如：Symbols
行者有路hh·2024-02-06 13:20

开关电源用什么电容

开关电源电容使用介绍前言  先介绍一个不错的公司设计手册的网址，可以作为参考教程去看：设计手册.再看下TI公司的例子方案，下面是LM2576的一个原理图和PCB设计，原理图中我们的输入电容是大容量和小容量的并联
夕日坂·2024-02-06 09:30

在 Vivado 将程序烧写固化到 flash

通常对FPGA下载程序时，会采用JTAG口下载，完成好HDL设计，并且验证无误后，对设计文件进行综合，布局布线以及生成比特流文件，而FPGA开发板要想工作，需要将该文件烧写进FPGA芯片中。
Linest-5·2024-02-06 08:44

Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）

目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、
xingxing点灯·2024-02-06 08:11

PCB布局规范及其注意事项（纯干货）

1、极性器件的方向不要超过2种（电解电容，同类型IC），最好都按统一方向布局2、连接器的正面1.5毫米反面3毫米内不放置元件（不方便维修）3、插拔器件旁边3毫米内不放置元件，尤其注意应该垂直于插拔器件摆放（释放插拔应力）4、BGA器件周围3毫米不放置元件（方便走线和维修焊接）5、BMA器件的背面放置电容不能盖住BGA焊盘，影响X光检测（可以放置在二焊点中心对称线上）6、BGA放置的中心的的二面8毫
凌迟老头·2024-02-06 05:05

MIT 开发出一种无需电池自供电的传感器

由于它不需要必须充电或更换的电池，也不需要特殊的布线，因此这种传感器可以被嵌入到难以触及的地方，比如船舶发动机的内部结构中。在那里，它可以长时间自动收集有关机器耗电量和运行情况的数据。
莱森泰克科技·2024-02-06 04:00

LAN8720网卡掉线|PCB网络不稳定

阻抗特性：再高速网络信号中，PCB走线需要达到指定的阻抗值。网线阻抗值：100ohm
zd845101500·2024-02-06 01:58

Linux系统编程05--信号2

文章目录五、信号-2进程处理信号的行为PCB信号集信号集处理函数sigprocmask信号屏蔽字函数sigpending获取当前信号集的未决信号集信号捕捉设定用户自定义信号（利用SIGUSR1和SIGUSR2
闲鱼蜡蕉的摸鱼时光·2024-02-05 23:51

结构化布线六大子系统

结构化布线系统分为6个子系统：工作区子系统、水平子系统、干线子系统、设备间子系统、管理子系统和建筑群子系统，如下图所示。
是毛毛吧·2024-02-05 23:34

Altium Designer 覆铜的时候3D模型下面无法覆铜的问题

之前产品曾经发现过这个现象，更新覆铜Repour的时候发现覆铜有好多缺口，测试其他的pcb文件则没有这个现象。具体有关以为是AD某项设置或者bug。经过研究发现，这些缺口和器件的3D部分能够吻合。
nuomigege·2024-02-05 17:19

MC34063异常发热分析

拿到问题模块后，查看有一个MC34063周围的PCB有比较明显的高温痕迹，配套的电感也有明显的高温过热痕迹。
nuomigege·2024-02-05 17:18

AltiumDesigner元件库之使用Ultra Librarian自动生成

通常一些电子元器件大厂的官网都会提供自家芯片的模型，器件简单，管脚较少可以自行根据规格书绘制，如果芯片比较复杂，功能管脚比较多，使用官方发布的模型生成原理图和PCB封装比较稳妥不易出错。
m0_61687959·2024-02-05 15:14

2019年需要学习的专业知识

接下来的学习计划软件知识体系结构基础知识C/C++编程语言数据结构算法分析与实现中级知识编译器原理操作系统网络编程高级知识Linux内核源码分析硬件知识体系结构基础知识电路知识模拟电路数字电路计算机组成原理处理器体系架构实现应用性知识PCB
大道而至简·2024-02-05 15:13

Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）

一个学习信号完整性仿真的layout工程师RouteKeepout和ViaKeepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。
刘小同学·2024-02-05 12:52

Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法

一、前言RouteKeepout即禁止布线区，通常会在绘制元件封装的时候就给元件画上的，目的在于让这个元件的这块区域不能走线或者不让走线碰到这块区域，否则就会显示DRC符号报错，只不过这个错误在Allegro
白皋`·2024-02-05 12:52

【PCB专题】Allegro设置禁止铺铜区域但仍可以走线和打过孔

在PCB设计中我们有时候需要做一些净空区，但是净空区内有一些走线和过孔。如果使用RouteKeepout画一个框的话，那是不允许走线和打过孔的，会报DRC。
阳光宅男@李光熠·2024-02-05 12:52

【Allegro 技巧分享】如何在Allegro中创建实现可以走线但不能铺铜的区域

背景介绍：我们在进行PCB设计时，经常需要绘制一些禁止铺铜但是允许走线的区域，例如净空区，如果我们直接使用RouteKeepout绘制的话，虽然可以实现在此区域内禁止铺铜的效果，但是走线在此区域内也是不允许的
芯巧电子·2024-02-05 12:20

allegro设置禁止铺铜区的方法

操作方法是Setup-Areas-ShapeKeepout，这样只是设置了禁止铺铜区，但是还可以在此区域布线和打过孔等等操作。
宁静致远2021·2024-02-05 12:20

Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法

Allegro中设置让RouteKeepout（禁止布线区）允许布线或打过孔的方法Chapter1Allegro中设置让RouteKeepout（禁止布线区）允许布线或打过孔的方法一、前言二、设置方法Chapter2CadenceAllegroPCB
宁静致远2021·2024-02-05 12:48

综合布线技术（复习）

一、我国在20世纪80年代末期开始引入综合布线系统，90年代中后期得到迅速发展综合布线系统是建筑群或建筑物内的传输网络系统，他能使语音和数据通信设备、交换设备和其他信息管理系统彼此相连接综合布线系统国家标准主要有
戏神·2024-02-05 08:06

9、nfs-subdir-external-provisioner

1.29.1持久化存储（nfs动态存储）1、部署nfsnfs服务端（k8s-master）#所有服务端节点安装nfsyum-yinstallnfs-utilssystemctlenablenfs-serverrpcbind
Linux云计算+运维开发·2024-02-05 08:14

PADS VX 2.7安装记录

PADS画PCB，Orcad用来画原理图，是一种常见的layoutPCB板的方式。
GBXLUO·2024-02-05 01:46

为什么光纤目前取代不了网线？

在布线行业中，光纤与铜缆之间的较量已持续了十多年。现如今随着云计算、5G等新型业务的不断涌现，数据中心规模不断的扩大，其架构与布线也越来越复杂。
网络工程师俱乐部·2024-02-05 00:59

在Linux中如何理解页表和进程地址

进程地址是进程读取资源的窗口2、页表决定了进程真实拥有的资源情况3、合理的对进程地址空间+页表进行资源划分，就可以对进程的资源进行分类这个过程应该如何去理解呢请看下面的图我们知道程序被加载到进程中，会产生相应的PCB
十年磨一剑，霜刃未曾试·2024-02-04 23:16

gh0st远程控制——客户端界面编写(二)

以后程序需要扩展的时候，只需要在定义枚举变量的位置重新修改编号就可以了，这样全局的所有变量的编号就都跟着修改了由于列表这个数据结构在本项目中十分重要，所有需要放在一个每一个文件都能访问到的文件当中，比如"pcb.h
Tandy12356_·2024-02-04 16:14

macOS 10.13.4 (17E199) 显卡安装

http://bbs.pcbeta.com/viewthread-1781764-1-2.htmlhttp://bbs.pcbeta.com/viewthread-1780579-1-1.htmlhttp
钟老师·2024-02-04 16:26

Linux网络编程笔记

第4章程序、进程、线程进程：是运行着的程序，操作系统资源分配的基本单位（内存，CPU时间片等），也是计算机运行的基本单位，有进程控制表PCB,系统通过PCB对进程进行调度。
G-yjz·2024-02-04 15:45

cadence allegro原理图DRC，生成网表与导入PCB

前言  allegro的原理图设计和PCB设计用的是两款软件。而连接两款软件的桥梁是一种叫网表（netlist）的东西。网表记录了原理图中所以的元器件，元器件封装以及网络连接。
师范大学生·2024-02-04 08:48

《吐血整理》高级系列教程-吃透Fiddler抓包教程(25)-Fiddler如何优雅地在正式和测试环境之间来回切换-下篇

2.实际工作场景2.1问题场景（1）已发布线上APP出现接口错误，如何测试线上APP访问本地请求？（2）已发布线上H5页面，静态资源或js调试，如何映射本地js？
北京-宏哥·2024-02-04 08:40

打算买个CNC来做PCB

我再也不想手工做PCB了，不管是热转印还是蓝油。都麻烦的要命。打印线路图，弄到覆铜板上，腐蚀，钻孔，每样都麻烦，一堆试剂，一堆工具，各种灰尘。
沧海一声笑的DIY宇宙·2024-02-04 07:24

为什么现在这么多欠钱不还的

比如，监控安装、道闸门、综合布线，弱电智能化，就是跟弱电相关的产业。去年，一个朋友找到我，说有块消防的活干不干，也属于弱电类。我说，消防的活没干过，不敢接啊，怕好不好，别到时候砸了自己的买卖。
昆虫明子·2024-02-04 04:18

AD24-Class、飞线、PCB Nets的管理及添加、层的管理

一、Class1、Class介绍2、Class添加与显示①添加②显示通过Panels-PCB，即可将创建的类显示再左上方窗口3、Class的编辑管理①概述②颜色更改二、飞线1、概述2、飞线的打开、关闭打开
小无尘客·2024-02-04 01:45

AD24-查找、选择、移动、对齐及PCB器件交换

一、查找1、概述2、对象介绍说明①Components:器件②3DBodies:3D体③Tracks:走线④Arcs:圆弧⑤Vias:过孔⑥Resgions:多边形填充⑦Ponlygons:铜皮通过All-On，进行全部打开或关闭，进行需要对象选择；然后选中对象，即可进入编辑界面3、查找相似①选中对象，单击②进入编辑页面二、选择1、概述2、反选操作说明按住S，点击区域外部；进行框选，此时选中的就是
小无尘客·2024-02-04 01:15

AD24-原理图与PCB交互设置及PCB常用快捷键汇总

一、原理图与PCB交互设置1、在原理图页，工具-交叉选择模式2、设置完成后。
小无尘客·2024-02-04 01:45

AD24参数设置

软件常用参数设置1、System参数1）Navigation2）FileTypes2、DataMangement参数1）Backup文件自动保存（即每10min系统会自动保存数据）3、原理图常用参数设置4、PCB
小无尘客·2024-02-04 01:15

AD24-快捷键自定义及模块化布局

总述2、进入快捷键自定义（一）①点击菜单空白处，进入界面②选择需要定义的快捷键进行自定义3、进入快捷键自定义（二）①通过放置，进行需要定义的快捷键选择②按住Ctrl，单击鼠标左键，即可进入添加页面二、PCB
小无尘客·2024-02-04 01:14

【FPGA】高云FPGA之IP核的使用-＞PLL锁相环

FPGA开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜·2024-02-03 22:51

PCB笔记（二十二）：allegro如何快速设计螺丝孔（卫兵孔）PCB封装

前言：设计如下图所示的螺丝孔（卫兵孔）PCB封装时，主要解决的问题就是放置周围的小过孔。
小白一枚Y·2024-02-03 21:54

PCB笔记（十一）：Allegro快速查找元件以及定位到元件所在位置

1、查找元件第一步：点击菜单栏的第二步：在Find下的FindbyName下选择查找的类型第三步：输入需要查找的元件，回车或移开鼠标即可，查找的元件显示高亮状态以及跳出ShowElement窗口2、定位元件放大视图，点击弹出的ShowElement弹窗中到的坐标，即可快速定位到查找的元件
小白一枚Y·2024-02-03 21:53
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他