pcie

PCIe扫盲——两种中断传递方式

PCIe总线继承了PCI总线的所有中断特性（包括INTx和MSI/MSI-X），以兼容早期的一些PCI应用层软件。
墨染锦年syx·2020-08-22 10:14

解决Ubuntu下的PCIE Bus Error问题

Ubuntu16.04双系统共存的方案，去年趁SSD还是白菜价的时候入了intel760P256GB专门作为Ubuntu系统的“栖身之所”但很快就遇上异常问题：关机时被不明错误信息刷屏，如下图所示#错误代码如下PCIeBusError
水沢まつり·2020-08-22 10:14

PCIe扫盲——复位机制介绍（FLR）

PCIe总线自V2.0加入了功能层复位（FunctionLevelReset，FLR）的功能。
墨染锦年syx·2020-08-22 10:13

PCIe场景与应用

典型的应用场景1.南桥及北桥：北桥（多集成在CPU内部）：挂高速设备，如显卡，内存南桥：挂低速设备，如LPC接口，网卡2.PCIE总线可连接1）具有PCIE接口的外围设备2）其他处理器系统PCIe的种类
qq_39974381·2020-08-22 10:59

PCIe Leagcy,MSI/MSI-X中断详解

PCIeLeagcy,MSI/MSI-X中断详解前言7SeriesFPGASupportLeagcyInteruptFPGACodeWinDriver:待完前言PCIe有三种中断,分别为LeagcyInterupt
WitransFer·2020-08-22 10:00

PCIe TLP包内容 全

一个完整的TLP由1个或者多个TLPPrefix,TLP头,DataPayload和TLPDiseset组成。不同TLP头定义不同，TLPDataPayload的长度可变0-1024DW。TLP头由3个或者4个DW组成，第一个DW中保存通用TLP头，其他DW与通用TLP头的Type字段相关，通用头如下：Fmt和Type字段：Fmt和Type字段确认了当前TLP使用的总线事务和是否含有有效负载，TL
八档电风扇·2020-08-22 10:51

C6678 MSI中断配置

在PCIe中断中，一共存在4种中断分别为：MSI中断、legacy中断、错误中断和电源管理及重启事件中断。比较常用的是MSI中断和legacy中断。
泪水绽放笑容·2020-08-22 10:18

verilog仿真产生差分时钟

verilog仿真产生差分时钟最近在啃pcie,pcie的一些基础知识，过段时间会发出来。在做pcie仿真的时候，看到xilinx官方的的这种产生差分时钟的方法觉得很好，在此做个笔记，同时分享给大家。
Mr.zhang_FPGA·2020-08-22 10:40

接口技术【2】PCIe入门简介 -- PCI-X

接口技术【2】PCIe入门简介--PCI-XPCI-X简介PCI-X传输PCI-X特性分离传输模型信号中断MessageSignaledInterrupts传输属性NoSnoop(NS)RelaxedOrdering
起魔·2020-08-22 10:08

关于PCI IRQ routing的讨论

比如从PATA到SATA总线的进化、ISA总线到PCI总线，再到PCIe总线等。这里说的PCIIRQrouting显而易见，必须牵扯到IRQ的分配。IRQ是什么？为何要研究其分配？而PC
pankul·2020-08-22 10:01

PCIE的mmio内存映射访问机制

PCIe概述PCI总线使用并行总线结构，采用单端并行信号，同一条总线上的所有设备共享总线带宽PCIe总线使用高速差分总线，采用端到端连接方式，每一条PCIE链路只能连接两个设备PCIe的端到端连接方式发送端和接收端都含有
miss_lazygoat·2020-08-22 10:51

The PCI Express Advanced Error Reporting Driver Guide HOWTO

ThePCIExpressAdvancedErrorReportingDriverGuideHOWTOT.LongNguyenYanminZhang07/29/20061.Overview1.1AboutthisguideThisguidedescribesthebasicsofthePCIExpressAdvancedErrorReporting
mounter625·2020-08-22 10:20

【19】怎么禁止PCIEAER的firmware first mode

pcieaerhowtohttps://github.com/torvalds/linux/blob/master/Documentation/PCI/pcieaer-howto.txtpcieaer-howto.txt
linjiasen·2020-08-22 10:26

【18】ubuntu使用aer-inject问题

命令找不到问题解决版本sudoapt-getinstallflex可以正常make了使用前首先保证/dev下有aer_ineject的文件节点如果没有就需要手动makemenuconfig修改配置，CONFIG_PCIEAER_INJECT
linjiasen·2020-08-22 10:26

PCIe驱动开发-设备打开/关闭

上篇中，我们从驱动层面上探讨了系统是如何为我们PCIe设备分配资源以及如何启动它的。现在的问题是，我们的上层软件如何才能对我们的设备进行访问呢。这其中首先涉及的就是设备的开打与关闭。
danylin·2020-08-22 10:25

PCIe扫盲——TLP Header详解（三）

转载地址：http://blog.chinaaet.com/justlxy/p/5100053354CompletionsCompletions的TLPHeader的格式如下图所示：这里来解释一下CompletionStatusCodes·000b(SC)SuccessfulCompletion：表示请求（Request）被正确的处理；·001b(UR)UnsupportedRequest：表示请
kunkliu·2020-08-22 10:15

PCIe扫盲——高级错误报告AER（一）

在已有的PCIe错误报告机制上（之前文章介绍的），AER还支持以下特性：·在登记实际发生的错误类型时，有更好的粒度（Granularity，可以理解为区分度或者精确度）·区分各种不可校
kunkliu·2020-08-22 10:15

PCIe扫盲——热插拔简要介绍

转载地址：http://blog.chinaaet.com/justlxy/p/5100057851某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（HotPlug
kunkliu·2020-08-22 10:15

PCIe扫盲——高级错误报告AER（二）

blog.chinaaet.com/justlxy/p/5100057839这一篇文章讲一讲，高级错误报告（AdvancedErrorReporting，AER）关于可校正和不可校正错误的相关寄存器，以及Root如何处理来自其他PCIe
kunkliu·2020-08-22 10:15

PCIe扫盲——PCIe错误源详解（二）

转载地址：http://blog.chinaaet.com/justlxy/p/5100057799这篇文章主要介绍事务（Transaction）错误、链路流量控制（LinkFlowControl）相关的错误、异常的TLP（MalformedTLP）以及内部错误（InternalErrors）等。事务（Transaction）错误事务错误主要包括不支持的请求（UnsupportedRequest）
kunkliu·2020-08-22 10:15

R730 UEFI0067报错解决

RE:开机提示UEFI0067:APCIelinktrainingfailureisobservedinEmbeddedNetworkDeviceandthelinkisdisabled关闭网卡启动和把在
kina2008·2020-08-22 10:43

PCIE -- TLP格式

5.1TLP的格式(2011-08-0816:21:32)转载▼标签：杂谈分类：浅谈PCIe体系结构当处理器或者其他PCIe设备访问PCIe设备时，所传送的数据报文首先通过事务层被封装为一个或者多个TLP
kcnpeter·2020-08-22 10:41

PCIE 插槽图

参考：https://blog.csdn.net/mantis_1984/article/details/19971333https://blog.csdn.net/Spuer_IO/article/details/55253355
jiangchao3392·2020-08-22 10:03

关于SMI、MSI、SCI、INTx各种中断小结

MSIVSINTx(Pin-basedinterrupt)MSI的全称是MessageSignaledInterrupt.MSI出现在PCI2.2和PCIe的规范中，是一种内部中断信号机制。
huangkangying·2020-08-22 10:17

访问PCIe配置空间using Intel Chipsets

访问PCIe配置空间usingIntelChipsets目前用于访问PCIe配置空间寄存器的方法需要追溯到原始的PCI规范。
8度空间·2020-08-22 10:15

NGFF、M.2、mSATA、miniPCI-e基础知识入门

bbs.pceva.com.cn/thread-96050-1-1.htmlNGFFM.2（以下下简称M2）和SATAExpress（以下下简称SATAe）是用以替代当前MiniPCI-Express（以下下简称MIniPCIe
Greless·2020-08-22 10:03

pcie的msi与msi-x-串行VS并行

之所以可以实现如此的msi中的message，是因为pcie不仅仅是一条总线，而是一套协议，它是串行的，而非传统总线的并行形式，串行总线最适合定义协议了，然而不管怎样，cpu引脚以及其局部总线(前端总线
dog250·2020-08-22 09:41

Solarflare低延迟万兆网卡配置和性能调优实践

Solarflare的低延迟性能，硬件是DellR730，OS为RHEL7.2，之前也对DPDK有所了解借这个机会再多接触一些，前者是开源方案但需要强大的技术团队支撑，而后者却是小众但几乎垄断全球交易所的商业方案，随着PCIeSSD
王奥OX·2020-08-22 09:35

[转]老男孩读PCIe之六：配置和地址空间

转自：http://www.ssdfans.com每个PCIe设备，有这么一段空间，Host软件可以读取它获得该设备的一些信息，也可以通过它来配置该设备，这段空间就叫做PCIe的配置空间。
ddk43521·2020-08-22 09:06

PCIe学习笔记（一）——硬件设备识别扫盲篇(史无前例的好文章)

吹个牛先：计划写三篇文章，本文主要描述PCIe设备识别过程，接下来会完成两篇，（二）中断，（三）数据传输博观而约取，厚积而薄发写在开始的话，不知道看了多少资料才总结出一点知识，能输入已经很不容易，何况想要输出
野-百-合·2020-08-22 09:29

vcu118 pcie 固化程序注意事项

1.生成bitstream右键GenerateBitstream选择BitstreamSettings2.连接板子，安装JTAG驱动，成功后如图3.MCS文件的生成点击OpenTarget，选择AutoConnect成功连接后如图所示点击ProgramDevice下载验证Bit文件向路径中添加bit文件，然后program，注意此时代码并未固化到片上点击Tools-GenerateMemoryCo
altair12345·2020-08-22 09:04

PCIe扫盲——中断机制介绍（MSI-X）

PCI总线自3.0版本开始支持MSI-X机制，对MSI做出了一些升级和改进，以克服MSI机制的三个主要的缺陷：1.随着系统的发展，对于特定的大型应用，32个中断向量不够用了2.只有一个目标地址使得多核CPU情况下的，静态中断分配变得困难。如果能够使每个向量对应不同的唯一的地址，便会灵活很多；3.某些应用中的中断优先级混乱问题。有趣的是，MSI只支持32个中断向量，而MSI-X支持多达2048个中断
墨染锦年syx·2020-08-22 09:51

PCIe扫盲——PCI总线的中断和错误处理

转载地址：http://blog.chinaaet.com/justlxy/p/5100053096PCI总线使用INTA#、INTB#、INTC#和INTD#信号向处理器发出中断请求。这些中断请求信号为低电平有效，并与处理器的中断控制器连接。在PCI体系结构中，这些中断信号属于边带信号（SidebandSignals），PCI总线规范并没有明确规定在一个处理器系统中如何使用这些信号，因为这些信号
kunkliu·2020-08-22 09:40

PCIe扫盲——两种中断传递方式

PCIe总线继承了PCI总线的所有中断特性（包括INTx和MSI/MSI-X），以兼容早期的一些PCI应用层软件。
kunkliu·2020-08-22 09:40

PCIe扫盲——中断机制介绍（MSI）

转载地址：http://blog.chinaaet.com/justlxy/p/5100057842前面的文章中介绍过，MSI本质上是一种MemoryWrite，和PCIe总线中的Message概念半毛钱关系都没有
kunkliu·2020-08-22 09:40

PCIe扫盲——中断机制介绍（INTx）

转载地址：http://blog.chinaaet.com/justlxy/p/5100057841一个简单的PCI总线INTx中断实现流程，如下图所示。1.首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（InterruptController，PIC）后，转换为INTR信号，并直接发送至CPU；2.CPU收到INTR信号置位后，意识到了中断请求的发生，但是此时并不知道是什么中断
kunkliu·2020-08-22 09:40

PCI IRQ Routing

PCIIRQRouting1.WhyIRQRouting在计算机发展的历史中，很多技术的出现都是为了解决当前所面临的问题而产生和发展出来的，PCIIRQRouting也不例外，随着计算机系统的功能需求的增加，越来越多的PCI/PCIE
hgf1011·2020-08-22 09:05

PCI总线协议（一）

众所周知，PCI总线是计算机主板上不可或缺的部分，它连接着大部分的硬件设备，可以连接扩展到SuperI/O上连接键盘和鼠标等低速设备，也可以连接声卡、网卡等中高速设备，甚至可以扩展PCIe总线连接显卡这类高速设备
chris_YC·2020-08-22 09:58

FPGA加速卡

1.板卡概述本平台是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该FPGA加速板卡采用Xilinx的高性能7系列FPGA作为运算节点。
book9997·2020-08-22 09:41

PCIe实践之路：设备枚举

认识PCIe设备的枚举过程需要以下知识：拓扑结构设备的表征及配置空间的访问BAR空间的含义和访问其中第1/2点在总线结构与配置空间已经介绍过了，第3点在BAR空间和TLP也已经进行过详细的介绍，可以说是万事具备
ABCamus·2020-08-22 09:21

PCIe学习笔记（22）--- 中断（3）---MSI-X

MSI-XMSI最多支持32MSI-X最多支持2048Messagecontrol:bit15:MSI-XEnable（是否用MSI-X中断，或者用MSI,INTx来替代）bit14:FunctionMask(是否可以发中断)10:0:TablesizeinN-1capstructure:MSI-XTableOffset:TableBIRPendingBitArrayOffset:PBABIR(B
笃行笔记·2020-08-22 09:09

PCIe学习笔记（20）--- 中断（1）--- Legacy

MSI与INTxMessage是不同的东西Command:InterruptAcknowledgeforINTR(PICoutput)(INTx#inputs)PICreturnsa8-bitvaluecalledtheInterruptVector获得VECTORSMP,fromPICtoIOAPICAPICbus:sendvectortoCPU向SMP发展xAPIC:DelivertotheL
笃行笔记·2020-08-22 09:08

PCIe学习笔记（21）--- 中断（2）---MSI

MSIMSIcapregisters（configspacearea,256B）:TargetmemaddrdatavaluetowritetotargetnumberofuniquemessagesMSI寄存器刚刚才了解的一点Targetmessageaddressregister一般是addressofLocalAPCIinthesystemCPU.这个应该是在X86系统中，如果是SOC中是什
笃行笔记·2020-08-22 09:08

【PCIe】【翻译】AER 内核驱动 《pcieaer-howto》PCI Express高级错误报告驱动程序指南

本文翻译自内核文档：linux\Documentation\PCI\pcieaer-howto.txt《PCIExpress高级错误报告驱动程序指南》HOWTOT.LongNguyen张衍民2006年7
Lenz's law·2020-08-22 09:07

PCIe设备中断丢失与IRP取消

实际开发中遇到这样一个问题：上层程序通过连续调用ReadFile读取设备上的数据，相应的IRP通过IoStartPacket进行串行化处理，每当前一个IRP完成后，调用IoStartNextPacket取出下一个IRP。。。如此周而复始，在硬件动作正常的情况下，这种处理方法不会有问题，但当硬件不可靠时，会发生有的IRP永远无法完成的情况。本例中，IRP的设置完成以及IoStartNextPacke
saloon_yuan·2020-08-22 09:04

（2）PCIE简介（学无止境）

1PCIE简介1.1PCIE分层结构PCIE总线规范采用了分层结构，包括事务层、数据链路层和物理层。
宁静致远dream·2020-08-22 09:59

（0）PCIE接口目录（学无止境）

1目录1.1PCIE应用领域1.2PCIE简介1.3待更新2结束语希望对你有帮助，如果遇到问题，可以一起沟通讨论，邮箱：[email protected]。
宁静致远dream·2020-08-22 09:59

（1）PCIE接口应用领域（学无止境）

0目录0.1PCIE接口应用领域0.2待更新1PCIE应用领域之交换机交换机设计主要由硬件和软件两个部分组成。软件运行在CPU芯片上，硬件运行在FPGA上。
宁静致远dream·2020-08-22 09:59

（3）PCIE中断简介（学无止境）

2PCIE中断简介PCIE有三种中断类型，分别为LeagcyInterupt，MSIInterupt，MSI-XInterupt。DMA控制信号也是通过这三种中断类型之一实现。
宁静致远dream·2020-08-22 09:12

Linux 2.6 内核中的最新电源管理技术综述

前言本系列文章将结合近年来不断在各种硬件(包括CPU、芯片组、PCIExpress等各种最新总线标准以及外设)上新增的节能技术。
原文链接·2020-08-22 02:43
上一页 29 30 31 32 33 34 35 36 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他