参考资料：(1)uvm中直接操作RTL信号|骏的世界(lujun.org.cn)(2)记录一下关于uvm后门（uvm_hdl_read）使用时遇见的问题。-IC验证讨论-EETOP创芯网论坛(原名：电子顶级开发网)-注1:在使用uvm后门函数时可能会遇见这个问题：UVM_ERROR:set:unabletowritetohdlpath(...)YoumaynothavesufficientPLI/

PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言本篇文章完成ppu整体uvm环境搭建的指导，在进行整体环境搭建之前，请确认spt_utils、cpu_utils和ral_model

观察一下可以发现还需要：ral_model和RM，那么这一章我们来完成ral_model的组织。关于寄存器和ral_model更为详细的内容，请参考之前的专栏：http://t.csdn.cn/Sa

前言【前端验证】通关寄存器与ral_model——一键式脚本gen_reg以上一篇文章为分界线，从这一篇博客开始进入ral_model在uvm环境中的集成环节。

寄存器的属性分类本文档对于寄存器的属性以synopsys相关文档以及ral_model生成模型时的识别方式为基准。

前言本文以组织一个系统（或模块）寄存器为例，进行寄存器与ral生成相关的全流程展示。内容包括如下几个部分：寄存器文档组织描述文件与辅助RTL代码结构ralf/ral/rtl文件代码结构UVMRAL访问环境组织寄存器文档组织在windows路径下组织寄存器文档，格式为excel表格。文档命名需要与系统名保持一致，如本次demo的模块名为REG_PRJ，因此表格命名为REG_PRJ.xlsx。表格内分

前言【前端验证】通关寄存器与ral_model——apbagent组件自测环境与波形确认终于在经历了众多流程后，终于到了激动人心的一刻——在uvm验证平台中连接ral_model！

前言【前端验证】通关寄存器与ral_model——在uvm验证平台中连接ral_model并发起读写操作思来想去我还是感觉xml格式的寄存器描述信息太繁琐了（虽然不否认xml很强大），所以我还是决定以excel