veilog

Verilog语法-参数（parameter，localparam）

一、参数的用途Veilog中参数的关键词为parameter、localparam，它们在verilog模块的主要用途有两个：第一是便于阅读；第二是便于进行模块的修改。
刘小适·2024-03-16 12:18

【数字IC手撕代码】Verilog自动售卖饮料机|题目|原理|设计|仿真

Verilog自动售卖饮料机前言自动售卖饮料机题目自动售卖饮料机原理Veilog设计Testbench设计仿真结果前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，
myhhhhhhhh·2022-06-29 10:07

Vivado_FIR滤波器_编程实现与IP核仿真与Matlab设计

FIR滤波器FIR滤波器表达式为Verilog编程实现具体参考菜鸟教程的Veilog并行FIR滤波器设计。链接如下。
怪都督·2022-06-13 07:39

基于ZYNQ的旋转编码器测速实验

在写这块代码的时候也遇到了一些问题，程序虽小但也涉及到一些Veilog中易错的点。
恰_同学少年·2020-08-21 04:01

Quartus系列：Quartus II 原理图调用ModelSim进行仿真

创建一个原理图文件,并在其中进行原理图电路绘制,本例以一个2输入与门为例,如下图所示:绘制好电路图后,保存绘制好的电路至新建的工程,如下图所示:因为原理图文件ModelSim等第三方仿真器并不识别,所以需要将其输出为Veilog
Jessica_2017·2020-08-04 18:11

用quartus II创建NIOS II

启动quartusII软件，新建工程，输入工程名称NIOS1，输入项目名称NIOS1，然后NEXT选择芯片型号EP3C16F484C6，再next选择仿真器modelsIM，仿真语言veilog，然后点击
CheuGen54·2020-07-06 02:49

FPGA作业2：利用veilog设计4-16译码器

1.点击file-newprojectwizard新建工程，工程名字为“4to16”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。2.点击file-new新建verilogHDLfile，输入程序代码，已“fto
CheuGen54·2020-07-06 02:49

LED驱动实验

目录一、资源介绍二、仿真内容１、内容：2、目的：三、实验过程1、新建ISE工程：2、Veilog设计电路新建设计文件Veilog设计功能仿真时序仿真一
CLL_caicai·2020-07-04 04:52

[笔记].74HC595驱动实验，Veilog版本

接线映射To,Location CLOCK_50,PIN_23 nRST,PIN_4 // SER,PIN_48 nG,PIN_47 RCK,PIN_46 SCK,PIN_45 nCLR,PIN_44 // Q[0],PIN_114 Q[1],PIN_116 Q[2],PIN_118 Q[3],PIN_128 Q[4],PIN_134 Q[5],PIN_137 Q[
_安德鲁·2011-05-02 07:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他