verilog实例设计