- 【从零开始学习计算机科学】数字逻辑(四)数字系统设计
贫苦游商
学习数字逻辑verilog数字系统HDL数字电路FPGA
【从零开始学习计算机科学】数字逻辑(四)数字系统设计数字系统设计硬件描述语言HDL(HardwareDescriptionLanguage)VerilogHDL的起源与发展HDL软核、固核和硬核的重用HDL的应用数字系统设计实现数字系统设计一个数字集成电路的可以从不同的层次(系统级、算法级、寄存器传输级、门级、开关级)以及不同的领域(行为领域、结构领域、物理领域)进行描述。三个领域主要含义如下:行
- 使用Modelsim手动仿真
寒听雪落
FPGA专栏_verilogfpga开发
FPGA设计流程在设计输入之后,设计综合前进行RTL级仿真,称为综合前仿真,也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真,主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后,可以直接对代码进行仿真,检测源代码是否符合功能要求。这时,仿真的对象为HDL代码,可以比较直观的观察波形的变化,在设计的最初阶段发现问题,节省大量的精力。在布局布线
- 【从零开始学习计算机科学】数字逻辑(五) Verilog HDL语言
贫苦游商
学习fpga开发数字逻辑verilogHDL硬件开发逻辑电路
【从零开始学习计算机科学】数字逻辑(五)VerilogHDL语言VerilogHDL语言8位全加器8位计数器2位比较器三态驱动器VerilogHDL模块的结构模块声明。端口定义。信号类型。功能描述verilog描述级别verilog关键字verilog标识符编写VerilogHDL源代码的标准数据类型常量变量nets型变量register型变量reg型变量运算符及表达式算术运算符逻辑运算符位运算符
- 深入解析:FIR滤波器在FPGA上的设计与实现全流程
king-agic
FPGAfpga开发经验分享
在FPGA中实现FIR(FiniteImpulseResponse)滤波器涉及多个步骤,包括滤波器设计、系数量化、硬件架构设计、HDL(HardwareDescriptionLanguage)编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格,例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
- FPGA基础知识----第二章 FPGA 开发流程
原来如此呀
FPGA学习之旅单片机嵌入式硬件
第二章FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。原理图和HDL(Hardwaredescriptionlanguage,硬件描述语言)是两种最常用的数字硬件电路描述方法。其中,运用HDL设计方法具有更好的移植性、通用性以及利于模块划分的特点,在工作学习中被广泛使用。典型FPGA的开发流程一般如下图所示,其包括功能定义/器件选型、设计输入、功能仿
- lattice hdl实现spi接口
寒听雪落
FPGA专栏_verilogfpga开发
在lattice工具链中实现SPI接口通常涉及以下步骤:定义硬件SPI接口的管脚。配置SPI时钟和模式。编写SPI主机或从机的控制逻辑。展示了如何在Lattice工具链中使用HDL语言(例如Verilog)来配置SPI接口:lattice工程顶层:spi_slave_top.v`timescale1ns/1psmodulespi_slave_top(inputwireCLK,//Systemclo
- 芯片的Date sheet中常常提到的信号(引脚)的断言(assertion)和去断言(deassertion)是什么意思?
昊虹AI笔记
芯片知识断言去断言
引脚的“断言”(assertion)和“去断言”(deassertion)通常是在硬件设计中使用的术语,尤其是在数字电路和硬件描述语言(HDL)中。它们描述的是信号电平的状态变化。分两种情况来说明这个问题:第1种情况为信号为高电平有效时;第2种情况为信号为低电平有效时。信号为高电平有效时的解释如下断言(Assert):当一个信号被“断言”时,意味着该信号变为活动状态。通常在逻辑电路中,这表示信号被
- Verilog 语法篇 硬件描述语言
7yewh
【FPGA知识点笔记汇总】fpga开发硬件工程驱动开发arm开发物联网iot
Verilog是一种硬件描述语言,用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC(专用集成电路)或FPGA(现场可编程门阵列)等硬件设备的结构和行为。定义与用途:Verilog是一种硬件描述语言(HDL),主要用于数字电路的建模、仿真、综合与验证。设计人员利用它来描述电路的结构、行为以及时序关系,从而生成实际的硬件电路(如FPGA或ASIC)。发展背景:1984年,PhilMoorby
- VCS简介
XtremeDV
VCS快速实战指南
1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。它使你能够分析,编译和仿真Verilog,VHDL,混合HDL,SystemVerilog,OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能,以验证您的设计。这些功能提供了源码调试和仿真结果查看功能。vcs提供了一系列的feature,如下图:业界
- Xilinx Vivado的RTL分析(RTL analysis)、综合(synthesis)和实现
2401_84185145
程序员fpga开发
理论上,FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7,即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么?2、RTL分析(RTLanalysis)一般来讲,通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件,RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
- vivado U_SET
cckkppll
fpga开发
将具有附加相对位置(RLOC)约束的设计元素分组,这些约束是分布在整个设计层次结构中,形成一个集合。U_SET是HDL设计源文件中的一个属性,不会出现在综合或实施的设计。U_SET在定义相对放置宏时使用,或者RTL设计中的RPM。有关使用这些属性和定义的更多信息RPM,请参阅《Vivado设计套件用户指南:使用约束》(UG903)[参考文献19]。而H_SET或HU_SET用于根据设计定义逻辑元素
- FPGA上板项目(四)——FIFO测试
_做个辣妹
FPGAfpga开发
目录实验内容实验原理FIFOIP核时序绘制HDL代码仿真综合实现上板测试实验内容理解FIFO原理调用FIFOIP核完成数据读写实验原理FIFO:FirstInFirstOut,先入先出式数据缓冲器,用来实现数据先入先出的读写方式。可分类为同步FIFO和异步FIFO,读写时钟相同即为同步FIFO,读写时钟不同即为异步FIFO。FIFO框图:FIFO端口定义与说明:写端口说明读端口说明wr_clk写时
- Verilog HDL运算符及其优先级
蒋楼丶
FPGAfpga开发
运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符,唯一的三目运算符,等同于if-else低
- vivado RAM HDL Coding Guidelines
cckkppll
fpga开发
从编码示例下载编码示例文件。块RAM读/写同步模式您可以配置块RAM资源,为提供以下同步模式给定的读/写端口:•先读取:在加载新内容之前先读取旧内容。•先写:新内容立即可供阅读先写也是众所周知的如通读。•无变化:数据输出不会随着新内容加载到RAM而变化。Vivado合成为所有这些同步模式提供了推理支持。你可以描述了用于RAM的每个端口的不同同步模式。分布式RAM示例以下部分提供了分布式RAM的VH
- vivado RAM HDL Coding Techniques
cckkppll
fpga开发
Vivadosynthesis可以解释各种RAM编码风格,并将它们映射到分布式RAM中或块RAM。此操作执行以下操作:•无需手动实例化RAM基元•节省时间•保持HDL源代码的可移植性和可扩展性从编码示例下载编码示例文件。在分布式RAM和专用RAM之间的选择块存储器两种类型的数据都同步写入RAM。之间的主要区别分布式RAM和专用块RAM是从RAM读取数据的方式。请参阅下表。是使用分布式RAM还是专用
- vivado Latches、Tristates、
cckkppll
fpga开发
闩锁Vivado日志文件报告已识别闩锁的类型和大小。推断锁存通常是HDL编码错误的结果,例如不完整的if或case声明。Vivadosynthesis针对以下报告示例中显示的实例发出警告。此警告允许您验证推断的Latch功能是否为预期功能。LatchesReportingExample=========================================================
- vivado HDL编码技术
cckkppll
fpga开发
HDL编码技术介绍硬件描述语言(HDL)编码技术使您能够:•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得(侧面)。要访问模板,请在“窗口”菜单中,选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则,特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
- HDLBits_Verilog刷题笔记Verilog Language Basics(一)
cascleright1
fpga开发硬件架构
前言这个刷题笔记是给自己复习巩固用的,包括自己在刷题的时候遇到的问题,思考,以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工,呜呜这个up不管我学什么都有教程,永远也逃不开脱发的世界~https://space.bilibili.com/318808
- ZYNQ7020最小系统搭建PS端配置
你觉得很酷吗?
FPGA技术开发语言fpga开发
1.创建设计2.DDR配置(根据自己板子的实际情况进行选择)3.串口配置4.如果不包含PL端则取消勾选5.自动引出接口6.验证设计7.输出设计8.生成顶层HDL9.导出硬件10.打开Vitis11.设置字体12.编译13.打开串口调试助手14.烧录程序15.结果
- ubuntu22.04搭建verilator仿真环境
Verilator是一款开源的硬件描述语言(HDL)仿真器,它可以将Verilog转换为C++模型,以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。首先,打开终端,更新包列表:sudoaptupdate接着安装必要的依赖:sudoaptinstallautoconfflexbison这些是Verilator构建过程中需要的工具。然后,从Verilator的G
- fpga 需要掌握哪些基础知识?
宸极FPGA_IC
fpga开发fpga硬件工程嵌入式硬件javastm32
个人根据自己的一些心得总结一下fpga需要掌握的基础知识,希望对你有帮助。1、数电(必须掌握的基础),然后进阶学模电,2、掌握HDL(verilog或VHDL)一般建议先学verilog,然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理(推荐教材:FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等)。4
- File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str
坚持每天写程序
VIVADO&VHDL常见报错fpga开发开发语言
当使用vivado编译时,如果是从其他地方拷贝过来,并且是更换了器件类型的,那么可能ip核会出现错误,编译不成功。错误提示如下:Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/verilog/ltlib_
- vscode开发FPGA(0)--windows平台搭建
zidan1412
FPGAvscode编辑器
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
- HDL Designer 2021.1 如何将默认编辑器修改为VsCode
是ZZJin
编辑器vscodeide
第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束,在HDLDesigner中双击block可使用Vscode编辑verilog
- 【Verilog HDL设计】基于FPGA的HDMI协议实现v0.1
蚂蚁cd
fpga开发
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
- 在 Vivado 将程序烧写固化到 flash
Linest-5
VivadoVivadoflash程序固化Xilinxfpga开发
程序的固化什么是程序的固化?通常对FPGA下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而FPGA开发板要想工作,需要将该文件烧写进FPGA芯片中。但是FPGA是基于RAM工艺(如LUT的实质就是RAM),因此会掉电丢失,再次上电后需要重新加载bit流。一般FPGA的外围会有一个非易失性存储器:Flash或SD卡等。可以将程序加
- 自定义小系统的HDL设计与FPGA板级调试——乐曲演奏电路设计
Saint-000
VHDLVHDL
作者:Saint掘金:https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博:https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub:github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG
- Verilog双边沿采样触发器 HDLBitDualedge
闲庭信步sss
数字icHDLBit练习verilog
题目如下:我一开始想当然就这样写了moduletop_module(inputclk,inputd,outputq);always@(posedgeclk)qrst),但就是这样。没有真正的硬件设备可以完成与你所描述的相同的东西-总是@(posedgeclkornegedgeclk)。唯一的例外(种类)是IDDR和ODDR,这些需要实例化-它们不能从HDL描述中推断出来。见此博文FPGA中如何实现
- 15EG使用vivado2021.1实现LWIP的网络传输
mcupro
单片机stm32嵌入式硬件
创建工程模板在hello_world中已经介绍过了,这里直接从配置完zynqip核开始,由于使用vivado的版本不同,配置ZYNQ时需要用到的tcl文件我会放在工程文件夹下的file文件夹中配置好IP核后,右键设计模块,点击GenerateOutput...右键设计模块生成HDL文件,本工程不会使用到bit文件所以不用生成bit文件,接下来是创建vitis工程。由于使用要使用到LWIP,在viv
- Verilog HDL语法(二)
ShareWow丶
#VerilogHDL语言及设计Verilog语法VerilogHDL线网型寄存器型
VerilogHDL语法(二)常见错误:未声明的寄存器变量Verilog没有处理未声明寄存器变量的机制,所以一个未声明的标识符被参考为默认类型线网(如wire)。对未声明变量的过程赋值将会引起编译器错误。线网型和寄存器型变量的寻址线网和寄存器的节选(part-select)的最高有效位指的是最左边的数组下标,最低有效位是最右边的数组下标。一个常量或变量的表达式可以是一个节选的下标。如果一个节选(p
- Java 并发包之线程池和原子计数
lijingyao8206
Java计数ThreadPool并发包java线程池
对于大数据量关联的业务处理逻辑,比较直接的想法就是用JDK提供的并发包去解决多线程情况下的业务数据处理。线程池可以提供很好的管理线程的方式,并且可以提高线程利用率,并发包中的原子计数在多线程的情况下可以让我们避免去写一些同步代码。
这里就先把jdk并发包中的线程池处理器ThreadPoolExecutor 以原子计数类AomicInteger 和倒数计时锁C
- java编程思想 抽象类和接口
百合不是茶
java抽象类接口
接口c++对接口和内部类只有简介的支持,但在java中有队这些类的直接支持
1 ,抽象类 : 如果一个类包含一个或多个抽象方法,该类必须限定为抽象类(否者编译器报错)
抽象方法 : 在方法中仅有声明而没有方法体
package com.wj.Interface;
- [房地产与大数据]房地产数据挖掘系统
comsci
数据挖掘
随着一个关键核心技术的突破,我们已经是独立自主的开发某些先进模块,但是要完全实现,还需要一定的时间...
所以,除了代码工作以外,我们还需要关心一下非技术领域的事件..比如说房地产
&nb
- 数组队列总结
沐刃青蛟
数组队列
数组队列是一种大小可以改变,类型没有定死的类似数组的工具。不过与数组相比,它更具有灵活性。因为它不但不用担心越界问题,而且因为泛型(类似c++中模板的东西)的存在而支持各种类型。
以下是数组队列的功能实现代码:
import List.Student;
public class
- Oracle存储过程无法编译的解决方法
IT独行者
oracle存储过程
今天同事修改Oracle存储过程又导致2个过程无法被编译,流程规范上的东西,Dave 这里不多说,看看怎么解决问题。
1. 查看无效对象
XEZF@xezf(qs-xezf-db1)> select object_name,object_type,status from all_objects where status='IN
- 重装系统之后oracle恢复
文强chu
oracle
前几天正在使用电脑,没有暂停oracle的各种服务。
突然win8.1系统奔溃,无法修复,开机时系统 提示正在搜集错误信息,然后再开机,再提示的无限循环中。
无耐我拿出系统u盘 准备重装系统,没想到竟然无法从u盘引导成功。
晚上到外面早了一家修电脑店,让人家给装了个系统,并且那哥们在我没反应过来的时候,
直接把我的c盘给格式化了 并且清理了注册表,再装系统。
然后的结果就是我的oracl
- python学习二( 一些基础语法)
小桔子
pthon基础语法
紧接着把!昨天没看继续看django 官方教程,学了下python的基本语法 与c类语言还是有些小差别:
1.ptyhon的源文件以UTF-8编码格式
2.
/ 除 结果浮点型
// 除 结果整形
% 除 取余数
* 乘
** 乘方 eg 5**2 结果是5的2次方25
_&
- svn 常用命令
aichenglong
SVN版本回退
1 svn回退版本
1)在window中选择log,根据想要回退的内容,选择revert this version或revert chanages from this version
两者的区别:
revert this version:表示回退到当前版本(该版本后的版本全部作废)
revert chanages from this versio
- 某小公司面试归来
alafqq
面试
先填单子,还要写笔试题,我以时间为急,拒绝了它。。时间宝贵。
老拿这些对付毕业生的东东来吓唬我。。
面试官很刁难,问了几个问题,记录下;
1,包的范围。。。public,private,protect. --悲剧了
2,hashcode方法和equals方法的区别。谁覆盖谁.结果,他说我说反了。
3,最恶心的一道题,抽象类继承抽象类吗?(察,一般它都是被继承的啊)
4,stru
- 动态数组的存储速度比较 集合框架
百合不是茶
集合框架
集合框架:
自定义数据结构(增删改查等)
package 数组;
/**
* 创建动态数组
* @author 百合
*
*/
public class ArrayDemo{
//定义一个数组来存放数据
String[] src = new String[0];
/**
* 增加元素加入容器
* @param s要加入容器
- 用JS实现一个JS对象,对象里有两个属性一个方法
bijian1013
js对象
<html>
<head>
</head>
<body>
用js代码实现一个js对象,对象里有两个属性,一个方法
</body>
<script>
var obj={a:'1234567',b:'bbbbbbbbbb',c:function(x){
- 探索JUnit4扩展:使用Rule
bijian1013
java单元测试JUnitRule
在上一篇文章中,讨论了使用Runner扩展JUnit4的方式,即直接修改Test Runner的实现(BlockJUnit4ClassRunner)。但这种方法显然不便于灵活地添加或删除扩展功能。下面将使用JUnit4.7才开始引入的扩展方式——Rule来实现相同的扩展功能。
1. Rule
&n
- [Gson一]非泛型POJO对象的反序列化
bit1129
POJO
当要将JSON数据串反序列化自身为非泛型的POJO时,使用Gson.fromJson(String, Class)方法。自身为非泛型的POJO的包括两种:
1. POJO对象不包含任何泛型的字段
2. POJO对象包含泛型字段,例如泛型集合或者泛型类
Data类 a.不是泛型类, b.Data中的集合List和Map都是泛型的 c.Data中不包含其它的POJO
 
- 【Kakfa五】Kafka Producer和Consumer基本使用
bit1129
kafka
0.Kafka服务器的配置
一个Broker,
一个Topic
Topic中只有一个Partition() 1. Producer:
package kafka.examples.producers;
import kafka.producer.KeyedMessage;
import kafka.javaapi.producer.Producer;
impor
- lsyncd实时同步搭建指南——取代rsync+inotify
ronin47
1. 几大实时同步工具比较 1.1 inotify + rsync
最近一直在寻求生产服务服务器上的同步替代方案,原先使用的是 inotify + rsync,但随着文件数量的增大到100W+,目录下的文件列表就达20M,在网络状况不佳或者限速的情况下,变更的文件可能10来个才几M,却因此要发送的文件列表就达20M,严重减低的带宽的使用效率以及同步效率;更为要紧的是,加入inotify
- java-9. 判断整数序列是不是二元查找树的后序遍历结果
bylijinnan
java
public class IsBinTreePostTraverse{
static boolean isBSTPostOrder(int[] a){
if(a==null){
return false;
}
/*1.只有一个结点时,肯定是查找树
*2.只有两个结点时,肯定是查找树。例如{5,6}对应的BST是 6 {6,5}对应的BST是
- MySQL的sum函数返回的类型
bylijinnan
javaspringsqlmysqljdbc
今天项目切换数据库时,出错
访问数据库的代码大概是这样:
String sql = "select sum(number) as sumNumberOfOneDay from tableName";
List<Map> rows = getJdbcTemplate().queryForList(sql);
for (Map row : rows
- java设计模式之单例模式
chicony
java设计模式
在阎宏博士的《JAVA与模式》一书中开头是这样描述单例模式的:
作为对象的创建模式,单例模式确保某一个类只有一个实例,而且自行实例化并向整个系统提供这个实例。这个类称为单例类。 单例模式的结构
单例模式的特点:
单例类只能有一个实例。
单例类必须自己创建自己的唯一实例。
单例类必须给所有其他对象提供这一实例。
饿汉式单例类
publ
- javascript取当月最后一天
ctrain
JavaScript
<!--javascript取当月最后一天-->
<script language=javascript>
var current = new Date();
var year = current.getYear();
var month = current.getMonth();
showMonthLastDay(year, mont
- linux tune2fs命令详解
daizj
linuxtune2fs查看系统文件块信息
一.简介:
tune2fs是调整和查看ext2/ext3文件系统的文件系统参数,Windows下面如果出现意外断电死机情况,下次开机一般都会出现系统自检。Linux系统下面也有文件系统自检,而且是可以通过tune2fs命令,自行定义自检周期及方式。
二.用法:
Usage: tune2fs [-c max_mounts_count] [-e errors_behavior] [-g grou
- 做有中国特色的程序员
dcj3sjt126com
程序员
从出版业说起 网络作品排到靠前的,都不会太难看,一般人不爱看某部作品也是因为不喜欢这个类型,而此人也不会全不喜欢这些网络作品。究其原因,是因为网络作品都是让人先白看的,看的好了才出了头。而纸质作品就不一定了,排行榜靠前的,有好作品,也有垃圾。 许多大牛都是写了博客,后来出了书。这些书也都不次,可能有人让为不好,是因为技术书不像小说,小说在读故事,技术书是在学知识或温习知识,有
- Android:TextView属性大全
dcj3sjt126com
textview
android:autoLink 设置是否当文本为URL链接/email/电话号码/map时,文本显示为可点击的链接。可选值(none/web/email/phone/map/all) android:autoText 如果设置,将自动执行输入值的拼写纠正。此处无效果,在显示输入法并输
- tomcat虚拟目录安装及其配置
eksliang
tomcat配置说明tomca部署web应用tomcat虚拟目录安装
转载请出自出处:http://eksliang.iteye.com/blog/2097184
1.-------------------------------------------tomcat 目录结构
config:存放tomcat的配置文件
temp :存放tomcat跑起来后存放临时文件用的
work : 当第一次访问应用中的jsp
- 浅谈:APP有哪些常被黑客利用的安全漏洞
gg163
APP
首先,说到APP的安全漏洞,身为程序猿的大家应该不陌生;如果抛开安卓自身开源的问题的话,其主要产生的原因就是开发过程中疏忽或者代码不严谨引起的。但这些责任也不能怪在程序猿头上,有时会因为BOSS时间催得紧等很多可观原因。由国内移动应用安全检测团队爱内测(ineice.com)的CTO给我们浅谈关于Android 系统的开源设计以及生态环境。
1. 应用反编译漏洞:APK 包非常容易被反编译成可读
- C#根据网址生成静态页面
hvt
Web.netC#asp.nethovertree
HoverTree开源项目中HoverTreeWeb.HVTPanel的Index.aspx文件是后台管理的首页。包含生成留言板首页,以及显示用户名,退出等功能。根据网址生成页面的方法:
bool CreateHtmlFile(string url, string path)
{
//http://keleyi.com/a/bjae/3d10wfax.htm
stri
- SVG 教程 (一)
天梯梦
svg
SVG 简介
SVG 是使用 XML 来描述二维图形和绘图程序的语言。 学习之前应具备的基础知识:
继续学习之前,你应该对以下内容有基本的了解:
HTML
XML 基础
如果希望首先学习这些内容,请在本站的首页选择相应的教程。 什么是SVG?
SVG 指可伸缩矢量图形 (Scalable Vector Graphics)
SVG 用来定义用于网络的基于矢量
- 一个简单的java栈
luyulong
java数据结构栈
public class MyStack {
private long[] arr;
private int top;
public MyStack() {
arr = new long[10];
top = -1;
}
public MyStack(int maxsize) {
arr = new long[maxsize];
top
- 基础数据结构和算法八:Binary search
sunwinner
AlgorithmBinary search
Binary search needs an ordered array so that it can use array indexing to dramatically reduce the number of compares required for each search, using the classic and venerable binary search algori
- 12个C语言面试题,涉及指针、进程、运算、结构体、函数、内存,看看你能做出几个!
刘星宇
c面试
12个C语言面试题,涉及指针、进程、运算、结构体、函数、内存,看看你能做出几个!
1.gets()函数
问:请找出下面代码里的问题:
#include<stdio.h>
int main(void)
{
char buff[10];
memset(buff,0,sizeof(buff));
- ITeye 7月技术图书有奖试读获奖名单公布
ITeye管理员
活动ITeye试读
ITeye携手人民邮电出版社图灵教育共同举办的7月技术图书有奖试读活动已圆满结束,非常感谢广大用户对本次活动的关注与参与。
7月试读活动回顾:
http://webmaster.iteye.com/blog/2092746
本次技术图书试读活动的优秀奖获奖名单及相应作品如下(优秀文章有很多,但名额有限,没获奖并不代表不优秀):
《Java性能优化权威指南》