E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
逻辑电路
1.【Multisim仿真】数电模电学习,仿真软件的初步使用
学习计划路径:>Multisim电路仿真软件熟练掌握>数字电路基础课程>
逻辑电路
设计与应用>熟练掌握存储器、脉冲波形发生器、D/A和A/D转换器原理>基本元器件熟练掌握>晶体管放大电路及负反馈放大电路>
m0_61659911
·
2024-02-20 14:04
学习
专145+总420+哈尔滨工业大学803信号与系统和数字
逻辑电路
考研经验哈工大电子信息与通信,真题,大纲,参考书。
自从高考失利没有考入哈工大,一直带着遗憾,今年初试专业课803信号与系统和数字
逻辑电路
145+,总分420+顺利圆满哈工大,了却了一块心病,回看这一年的复习起起落落,心中的那块初心,让我坚持到了上岸,总结一下自己的复习经验
一个通信老学姐
·
2024-02-20 09:10
博睿泽信息通信考研
博睿泽信息通信考研论坛
考研
信息与通信
经验分享
信号处理
vivado HDL编码技术
HDL编码技术介绍硬件描述语言(HDL)编码技术使您能够:•描述数字
逻辑电路
中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得(侧面)。
cckkppll
·
2024-02-14 14:35
fpga开发
NJU数电实验1-3
实验一选择器2选1多路选择器逻辑表达式:y=(∼s&a)∣(s&b)y=(\sims\&a)|(s\&b)y=(∼s&a)∣(s&b)
逻辑电路
:数据流建模数据流建模主要是通过连续赋值语句assign来描述电路的功能
Daniel_187
·
2024-02-13 05:51
其他
开发语言
c++
fpga
fpga开发
笔记:数字电路
数字电路第一章数制和码制第二章逻辑代数基础第三章门电路第四章组合
逻辑电路
4.1概述一、组合
逻辑电路
的特点二、逻辑功能的描述4.2组合
逻辑电路
4.2.1组合
逻辑电路
的分析方法4.2.2组合
逻辑电路
的设计方法
ITS_Oaij
·
2024-02-10 21:40
笔记:其他专业课
其他
数字逻辑期末复习【个人期末复盘】【有不足之处欢迎斧正】
1.组合
逻辑电路
分析分析电路功能时,需要先列出电路的真值表,然后分析电路的真值表(例如功能为同或)全加器与半加器的区别在于有无低位进位作为加数找逻辑表达式可以使用卡诺图,划卡诺圈如果题目要求设计一个
逻辑电路
bulinglz
·
2024-02-09 02:23
算法
《数电》理论笔记-第2章-组合
逻辑电路
一,集成门电路1TTL门电路TTL门电路中双极型三极管构成,它的特点是速度快、抗静电能力强集成度低、功耗大,目前广泛应用于中、小规模集成电路中。TTL门电路有74(商用)和54(军用)两大系列,每个系列中又有若干子系列。2CMOS门电路CMOS门电路由场效应管构成。特点:集成度高、功耗低、速度慢、抗静电能力差。目前已可与TTL门电路相媲美。因此,CMOS门电路获得广泛应用,特别在大规模集成电路和微
刘景贤
·
2024-02-07 11:06
笔记
电路入门-基础篇
笔记来源一,三种电路经常用到的电路可以按照功能和功率大致可以分为以上3类由电流/电压决定:从小到大1,控制电路(
逻辑电路
)多为单片机和一些其他元器件,比如光耦隔离器,按键,LED屏幕等。
刘景贤
·
2024-02-07 11:36
单片机
嵌入式硬件
单片机微型计算机 原理及接口技术,微机原理及单片机接口技术
前言上篇计算机组成原理第1章计算机基础知识1.1数制1.2逻辑代数(布尔代数)1.3
逻辑电路
1.4二进制数的运算及加法电路第2章微型计算机的基本组成电路2.1算术逻辑单元(ALU)2.2触发器(Trigger
weixin_39849800
·
2024-02-06 09:59
单片机微型计算机
原理及接口技术
数电课设数字钟设计(基于quartus)
数字钟的综合性较强,将数字钟作为数电实验大作业的选题不仅可以加深对数电相关理论知识如计数器、组合
逻辑电路
及时序
逻辑电路
的理解,还可以有效锻炼工程实践能力。
photon_123
·
2024-02-06 08:14
课程设计
【友晶科技】基于FPGA的贪吃蛇游戏设计(八)——状态机设计
状态机由状态寄存器和组合
逻辑电路
构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类:Me
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
一位全加器的设计与实践
Verilog实现一位加法器下载测试总结参考文章认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路,其真值表如下也就是说,这个半加器的输出表达式为S=A⊕B,C=AB,
逻辑电路
图如下一位全加器全加器的真值表如下
小艺的小依
·
2024-02-06 07:00
linux
开发语言
嵌入式硬件
fpga开发
逻辑代数基础
逻辑代数是分析和设计
逻辑电路
的数学基础,有完整的运算规则,包括公理、定理和定律。被广泛地应用于开关电路和数字
逻辑电路
的变换、分析、化简和设计上,因此也被称为开关代数。
廊桥遗梦728
·
2024-02-05 13:49
抽象代数
13-设计可综合状态机的指导原则,本文对于Verilog设计方法学至关重要!
设计可综合状态机的指导原则1,组合
逻辑电路
设计1.1,8位带进位端的加法器模块设计1.1.1,RTL代码设计1.1.2,tb测试信号1.1.3,生成原理图1.1.4,SIM输出波形1.2,指令译码模块设计
向兴
·
2024-02-05 12:44
Verilog数字系统设计教程
fpga开发
Verilog前端设计
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(十一):时序逻辑...
这个需求显然无法用我们已设计过的任何组合
逻辑电路
实现:因为对于组合逻辑,每一次工作都是独立的,“连续输入
weixin_39618173
·
2024-02-05 08:54
双
JK
触发器
74LS112
逻辑功能。真值表
问题:组合
逻辑电路
可以用逻辑函数表达式、真值表、
逻辑电路
图和卡诺图来表示。(5.0分) #笔记#知识分享#媒体
问题:组合
逻辑电路
可以用逻辑函数表达式、真值表、
逻辑电路
图和卡诺图来表示。(5.0分)参考答案如图所示问题:QDII基金在募集认购的具体规定上的独特之处不包括()。
学习93398
·
2024-02-05 08:52
笔记
媒体
算法
深度学习入门笔记:第二章感知机
深度学习入门笔记:第二章感知机笔记来源书籍:《深度学习入门:基于+Python+的理论与实现》文章目录深度学习入门笔记:第二章感知机前言为什么学习感知机2.1感知机是什么2.2简单
逻辑电路
2.2.1与门
维持好习惯
·
2024-02-04 16:03
深度学习
深度学习
笔记
人工智能
51单片机A2开发板功能介绍
一.开发板各功能模块1、TTL(Transistor-TransistorLogic)电平是一种数字电平标准,常用于数字电路和
逻辑电路
中,TTL电平信号用的最多,这是因为数据通常用二进制表示。
yyhadid
·
2024-02-04 16:02
51单片机
嵌入式硬件
单片机
组合
逻辑电路
定义:对于一个
逻辑电路
,其输出状态在任何时刻只取决于同一时刻的输入状态,而与电路原本的状态无关。
微电子爱好者
·
2024-02-03 23:48
嵌入式硬件
信息在计算机中的表示:位、字节与地址编号
计算机采用二进制编码的原因如下原因描述易于表示,技术实现简单计算机是由
逻辑电路
组成的,
逻辑电路
通常只有两种状态,例如电压的高低、脉冲的有无或者脉冲的正负极性,这两种状态正好可以用二进制的两个数码0和1来表示运算简单二进制的编码
小明的Fire计划
·
2024-02-03 02:15
计算机基础
计算机基础
计算机
计算机组成
程序员
程序人生
04 避免 Latch 的产生
组合
逻辑电路
和时序
逻辑电路
在数字电路中将
逻辑电路
分成两大类,一类叫组合
逻辑电路
,另一类叫做时序
逻辑电路
。
lf282481431
·
2024-02-01 09:54
fpga开发
STM32学习笔记二——STM32时钟源&时钟树
时钟输出的使能及其流程5.时钟设置的基本流程时钟源——单片机的心脏与动脉STM32F103最高频率——72MHZSTM32芯片内部系统架构详细讲解:1.芯片内部混乱电信号解决方案:芯片内部的电路组成结构大多数是
逻辑电路
庆庆知识库
·
2024-01-31 21:52
STM32学习笔记
stm32
单片机
03 Verilog HDL 语法
VerilogHDL(HardwareDescriptionLanguage)是在C语言的基础上发展起来的一种硬件描述语言(用它可以表示
逻辑电路
图、逻辑表达式、数字逻辑系统所完成的逻辑功能等)具有灵活性高
lf282481431
·
2024-01-30 12:41
FPGA开发入门
fpga开发
1.24CNN(基本框架),RNN(简单RNN,LSTM,GRU简要)两个参考论文
模型简单RNNH就是每层神经元所产生的一个输出信号,输出层产生的信号经过输出函数转化为最终输出随着循环次数的增加就是说简单的RNN模型容易导致梯度消失以及梯度爆炸的问题整体框架类似于数电里的状态机、时序
逻辑电路
CQU_JIAKE
·
2024-01-30 09:43
机器学习&神经网络
cnn
深度学习
神经网络
很经典,
逻辑电路
设计经验(转)
规范很重要工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的话,过一个月后调试时发现有错,回头再看自己写的代码,估计很多信号功能都忘了,更不要说检错了;如果一个项目做了一半一个人走了,接班的估计得从头开始设计;如果需要在原来的版本基础上增加新功能,很可能也得从头来过,很难做到设计的可重用性。在逻辑方面
weixin_30906671
·
2024-01-29 13:37
为什么时序
逻辑电路
会落后一拍?
1、时序
逻辑电路
落后一拍?FPGA初学者可能经常听到一句话:“时序
逻辑电路
,或者说用<=输出的电路会延迟(落后)一个时钟周期。”
单刀FPGA
·
2024-01-29 13:30
FPGA设计与调试
fpga开发
Verilog
xilinx
IC
altera
南京观海微电子---如何减少时序报告中的逻辑延迟
1.引言在FPGA
逻辑电路
设计中,FPGA设计能达到的最高性能往往由以下因素决定:▪工作时钟偏移和时钟不确定性;▪逻辑延迟:在一个时钟周期内信号经过的逻辑量;▪网络或路径延迟:Vivado布局布线后引入的延迟量
9亿少女的噩梦
·
2024-01-29 08:24
观海微电子
显示驱动IC
fpga开发
【USTC】verilog 习题练习 41-45
41下降沿触发的寄存器题目描述在时序
逻辑电路
中,敏感变量不但可以是触发信号的上升沿(posedge),也可以是下降沿(negedge),试创建8bit位宽的寄存器,所有DFF都应该由clk的下降沿(负边缘
enki0815
·
2024-01-24 07:31
Verilog
USTC
fpga开发
verilog
fpga
quartus和modelsim联合仿真详细教程
详细步骤如下:1、编辑verilogHDL语言本次拟实现组合逻辑功能,其代码如下:此为一组合
逻辑电路
,其原理图可在quartus中绘制出:此即为实现的功能。
hxyo
·
2024-01-23 08:15
fpga
【FPGA & Verilog】使用教程 3-8译码器(原理图输⼊设计)
实验一:3-8译码器(原理图输⼊设计)⼀:实验⽬的1.了解3-8译码器的电路原理,掌握组合
逻辑电路
的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆:实验内容2.1设计输⼊1.将3-8译码器
去追远风
·
2024-01-20 09:52
FPGA学习记录
fpga开发
21 RT1052的LPIIC
特性及架构21.1.1RT1052的LPI2C外设简介21.1.2RT0152的LPI2C架构剖析21.1.2.1通讯引脚21.1.2.2驱动时钟21.1.2.3毛刺过滤器21.1.2.4配置寄存器和主从设备
逻辑电路
万码无虫
·
2024-01-20 03:24
嵌入式开发
嵌入式硬件
(一)深度学习入门:感知机模型
一、感知机定义二、感知机与
逻辑电路
三、感知机的局限性四、感知机的优越性前言感知机是深度学习算法的基本单元,本文简单介绍了感知机的定义,探究了感知机与逻辑门电路之间的联系,在此基础上解释了感知机的局限性和优越性
油炸大聪明
·
2024-01-19 17:04
深度学习入门
深度学习
人工智能
FPGA四选一的多路选择器(用三元运算符?:解决)
在FPGA设计中,这种条件运算符通常用于
逻辑电路
的组合和时序逻辑设计。通过使用条件运算符,可以根据不同
我来挖坑啦
·
2024-01-16 22:52
fpga开发
【FPGA & Modsim】 抢答器设计
实验题目:抢答器设计实验目的:掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法;掌握时序
逻辑电路
设计的过程。
去追远风
·
2024-01-16 18:09
FPGA学习记录
fpga开发
嵌入式一开始要怎么学?
学好C语言后,你需要将这门语言应用到
逻辑电路
或项目中。此外,你还需要了解模拟电路和数字电路。如果你有机会学习微机原理,那会更有帮助。此时,你可以直接查阅芯片制造商提供
单片机一哥
·
2024-01-16 17:27
单片机
编程
stc
嵌入式实时数据库
嵌入式硬件
【FPGA & Modsim】序列检测
实验题目:序列检测器设计实验目的:掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法;掌握时序
逻辑电路
设计的过程。实验内容:1、设计一个序列检测器,用于检测输入数据中的特定序列“10010”。
去追远风
·
2024-01-16 10:39
fpga开发
FPGA开发设计
FPGA的原理采用基于SRAM工艺的查位表结构(LUT),LUT用于实现实际
逻辑电路
的功能,LUT本质上是一个RAM,事先将相应的结果存放于一个存储单元,输入信号进行逻辑计算就等于输入一个地址进行查表,
KGback
·
2024-01-16 00:27
#
FPGA
fpga开发
数字电路基础
数字电路分组合与时序
逻辑电路
二大类,时钟输入信号分并行与串行系统,数字芯片系统触发时钟脉冲信号是串行序列、分上升沿与下降沿触发脉冲信号数字逻辑设计,含有触发器的电路为时序
逻辑电路
,数位发生变化有建立与保持时间周期设计问题
道恒动
·
2024-01-14 20:06
并发编程(二)
1、流水线技术流水线技术:减少切换状态,增加整体速度,减少动态电路的切换(依靠半导体,半导体,随着电压的变化在导体和绝缘体之间切换,产生
逻辑电路
)频率,减少CPU调度,可能产生顺序改变的问题,导致指令重排序
沐暖沐
·
2024-01-14 18:17
java
jvm
开发语言
数字逻辑复习
目录必备材料第一章基本知识第二章逻辑代数基础第三章集成门电路与触发器同步时序
逻辑电路
分析同步时序
逻辑电路
设计必备材料考试都是正
逻辑电路
:高电平表示逻辑1,低电平表示逻辑0。
万福泉源
·
2024-01-13 23:32
硬件工程
人工智能
深度学习入门之1--感知机
目录1什么是感知机2简单
逻辑电路
及实现2.1与门2.2或门2.3与非门2.4异或门3总结该文章是对《深度学习入门基于Python的理论与实现》的总结,作者是[日]斋藤康毅1什么是感知机感知机是由美国学者
梦灯
·
2024-01-13 13:06
python
人工智能
专业140+总410+哈尔滨工业大学803信号与系统和数字
逻辑电路
考研经验哈工大电子信息(信息与通信工程-信通)
一年的努力付出终于有了收获,今年专业课140+,总分410+顺利上岸哈工大803电子信息(信息与通信-信通),回顾总结了自己这一年的复习,有得有失,希望对大家复习有所帮助。数学时间安排:3月-7月:看基础课程+《660题》7-9月:强化课程+《880题》一刷和二刷9-10月:往年真题和总结10-12月:大量模拟卷和全真模拟1)高数——高数建议跟武忠祥的基础和强化,讲的特别好,数学一的那部分线面积分
一个通信老学姐
·
2024-01-12 08:00
博睿泽信息通信考研
博睿泽信息通信考研论坛
考研
信息与通信
经验分享
信号处理
专业130+总400+哈尔滨工业大学803信号与系统和数字
逻辑电路
考研经验哈工大,电子信息,信息与通信工程,信通
今年专业课803信号与系统和数字逻辑130+总分400+如愿考上哈尔滨工业大学电子信息(信息与通信工程-信通),总结了一些各门课程复习心得,希望对大家复习有帮助。数学一资料选择:①高数:张宇强化班②线性代数:李永乐强化③概率论:王式安强化+张宇强化上面说的都是视频,下面说纸质资料。李永乐复习全书强化版、李永乐660题;张宇高数18讲、概率论9讲、1000题;历年真题;模拟题资料,推荐李林6+4,张
一个通信老学姐
·
2024-01-12 08:00
博睿泽信息通信考研论坛
博睿泽信息通信考研
考研
信息与通信
信号处理
红绿灯故障报警电路(电工实验)
一、实验目的1.掌握用组合
逻辑电路
设计的步骤;2.掌握基本门电路的使用方法;3.提高分析故障及排除故障的能力。
日渐疯魔
·
2024-01-11 08:56
数据分析
数电实验:交通灯控制
逻辑电路
设计
文章目录一、实验目的二、实验仪器三、实验内容及原理3.1 设计交通灯的要求3.2 具体电路介绍3.2.1 组合
逻辑电路
3.2.2 定时电路3.2.3 时序
逻辑电路
四、实验结果五、实验结果分析一、实验目的
道无方
·
2024-01-11 08:20
数电实验
proteus
经验分享
【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字
逻辑电路
分为哪两类
不怕娜
·
2024-01-10 13:09
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字
逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:43
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计有32个16位存储器的ROM
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字
逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:13
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计11011序列检测器电路
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字
逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:42
Verilog
HDL
fpga开发
verilog
OR-357,替代HCPL-181
提供隔离反馈
逻辑电路
之间的接口提供1通道和4通道电平转换DC和AC输入高集电极-发射极电压(VCEO=80V)消除接地环路特征电流传输比(CTR:最低50%在IF=5mA,VCE=5V,Ta=25°C)
Yyq13020869682
·
2024-01-09 17:59
深圳奥伦德
嵌入式硬件
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他