AXI4-Stream协议总结

AXI4-Stream去掉了地址项,允许无限制的数据突发传输规模;

一、接口信号描述

信号

描述

ACLK

时钟源

全局时钟信号。所有信号在ACLK信号上升沿采样。

ARESETn

复位源

全局复位信号。ARESETn低电平有效。

TVALID

TVALID表示主设备正在驱动一个有效的传输。当TVALIDTREADY都置位时,发生一个传输。

TREADY

TREADY表示从设备在当前周期能够接收一次传输。

TDATA[(8n-1):0]

TDATA是基本的有效载荷,用来提供跨越接口的数据。数据为整数个字节。

TSTRB[(n-1)0]

TSTRB位字节修饰符。用来描述TDATA相关字节内容作为一个数字字节或者一个位置字节被处理。

TKEEP[(n-1)0]

TKEEP是字节修饰符。用来表明TDATA相关字节的内容是否作为数据流的一部分被处理。TKEEP字节修饰符未被确认的那些相关字节是空字节,可以从数据流中去除。

TLAST

TLAST表明了包的边界。

TID[(i-1):0]

TID是数据流的标识符,用来表明不同的数据流。

TDEST[(d-1):0]

TDEST为据流提供路由信息。

TUSER[(n-1):0]

TUSER是用户定义的边带信息,这它能伴随数据流进行发送。

二、握手机制

只有当VALID READY 同时为高时,才能进行传输。

VALIDREADY信号的先后顺序有一下三种形式:

AXI4-Stream协议总结_第1张图片

2.1  VALID早于READY信号


AXI4-Stream协议总结_第2张图片

2.2  READY信号早于VALID信号


 AXI4-Stream协议总结_第3张图片

2.3 VALID 信号与 READY 信号同时

三、基本事务

AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba4_axi4_stream_v1_0_protocol_spec.pdf)没有时序图,因此,我使用XILINX公司的产品指导手册(pg007_srio_gen2_v3_1.pdf)里的一个时序图来演示AXI4-Stream各个信号的关系。如下图所示:

AXI4-Stream协议总结_第4张图片 

上图中,tready信号一直处于高电平,表示从设备做好了接收数据准备。tvalid变为高电平的同时,tdata、tkeep、tuser也同时进行发送。在tdata最后一个字节数据时,tlast发送一个高电平脉冲。数据发送完成后,tvalid变为低电平。这样一次传输就完成了。

你可能感兴趣的:(FPGA)