一、Verilog语法：parameter、localparam、`define的区别

   

`define：作用：常用于定义常量，可以跨模块、跨文件。

                    范围 ：在整个工程内可以使用。

    parameter：     作用 ：常用于模块间参数传递。

                               范围：本module内有效的定义。

    localparam：   指 local parameter（本地参数定义）。

                               作用 ：常用于状态机的参数定义。

                               范围：本module内有效的定义，不可用于参数传递。

 parameter可用作在顶层模块中例化底层模块时传递参数的接口，而状态机的参数通常用localparam来声明。

例如以下程序，在fsm这个模块中，用parameter声明了 T200ms 和 T50ms 两个量，对应的值分别为20000 和 5000，用localparam声明了 s0 ~s8 这 8 个量。

module fsm(clk, rst_n, en, led);
	
	input clk, rst_n, en;
	output reg [3:0] led;
	
	reg [31:0] cnt;
	reg [3:0] state;

	parameter T200ms = 20000;
	parameter T50ms = 5000;
	
	localparam s0 = 4'd0;
	localparam s1 = 4'd1;
	localparam s2 = 4'd2;
	localparam s3 = 4'd3;
	localparam s4 = 4'd4;
	localparam s5 = 4'd5;
	localparam s6 = 4'd6;
	localparam s7 = 4'd7;
	localparam s8 = 4'd8;

/**********************************
        其余程序暂且忽略
**********************************/
endmodule

 用顶层模块调用fsm这个module的时候，由于使用了parameter声明的 T200ms 和 T50ms 这两个变量，可以将这两个值进行更改。我将其改为了 2000 和 500。

module led_run(start_n, stop_n, clk, rst_n, led);
	
	input start_n;
	input stop_n;
	input clk;
	input rst_n;
	output [3:0] led;
	
	wire en;

//trigger 模块可忽略不看
	trigger TR(
		.start_n(start_n), 
		.stop_n(stop_n), 
		.rst_n(rst_n), 
		.en(en)
	);
	
//只关注被调用的 fsm 模块即可
	fsm #(.T200ms(2000),.T50ms(500)) FSM(
		.clk(clk), 
		.rst_n(rst_n), 
		.en(en), 
		.led(led)
	);
	
endmodule