DDR布线要求

阻抗要求：

单端50欧姆，差分100欧姆

一、数据线分组：

DQ0~DQ7、DQM0、DQS0N、DQS0P

DQ8~DQ15、DQM1、DQS1N、DQS1P

。。。。。。

数据线线序组内可调，DQ0，8，16，24，32，40，48，56。。。不建议换，

DQS、DQM不能换

数据线布线注意事项：

微带线和带状线的信号传输速率不一样，不同层传输速率也不一致，微带线速率更快，避免阻抗改变

线宽一致且不跨分割

同组同层：同一组数据线要走在一起，并要走在相同层面；所有的数据线优先考虑以GND平面为参考平面；

走线间距：组内按3H（说明：H指的是到主参考平面的高度，本文中所使用的间距为中心间距）原则；组间间距要5H（5W）以上；DQS和DQ的间距按5H设计；

DQS等长：对于DQS差分线的线间距要小于2倍的线宽（紧耦合设计）；差分对内长度误差控制在5mil以内； 组内等长以DQS为基准，等长控制在20mil以内且尽可能的即时等长；

SDRAM等长:数据地址一起控(所有时钟等长)

地址线中的复位信号不用做等长

---

数据线在满足和时钟的时序关系外，还需注意最长的长度要求（例如Intel Romley要求不超过6500mil），具体的以芯片手册要求的为准；

二、控制线、地址线、时钟线 分组如下：

Address  ADDR0-ADDR14共15根地址线；

Clock   CLK、CLKN差分对；

Control   WE、CAS、RAS、CS0、CS1、ODT0、ODT1、BA0、BA1、BA2等；

三、电源

核心\主电源（VDD）

SDRAM 3.3V

DDR   2.5V

DDR2  1.8V

DDR3   1.5V

DDR4   1.2V

终端电源（VTT）

参考电源（VREF）

http://wenku.baidu.com/link?url=PzrtuHYs1rGiSzOdjFqkNzlCjLaCvq8msPIMdQXGGraSUGlEuM_ESfzMF5yUvYL4aQ126G10o07RqHDloK-uqgGwknVMEPOGCVfrEBOHqI7

1、主电源VDD

电流较大，要有完整的电源平面，每个管脚加滤波电容，电源入口加大电容储能。

2、参考电源vref

Vref=VDD\2，可以使用电源芯片提供，也可以使用电阻分压方式得到，vref电流较小，几mA—几十mA，vref每个管脚上加滤波电容，每个分压电阻上并联一个电容。

3、终端电源VTT

VTT=VDD\2，电流较大，铺铜处理，每个上拉电阻旁放一个电容，并提供储能电容