《计算机系统基础》4-6章 简答题

第四章

1. 如何将多个 C 语言源程序模块组合起来生成一个可执行目标文件？简述从源
   程序到可执行机器代码的转换过程？
2. 可重定位目标文件和可执行目标文件的主要差别是什么？
3. 静态链接方式下， 静态链接器主要完成哪两方面的工作？

答案

1. （1）链接
   （2）源程序—预处理—编译—汇编—链接—完全可执行的目标文件
2. 都是机器目标文件
   可重定位目标文件：是单个模板生成
   可执行目标文件：是多个模块组合而成
3. （1）符号解析
   （2）重定位
4. 对于并发运行的十几个进程来说，静态链接会造成极大的主机资源浪费；
   动态链接的共享库的方式，能够节省资源

第五章

1、 CPU 的基本组成和基本功能各是什么？
2、 如何控制一条指令执行结束后能够接着另一条指令执行？
3、 通常一条指令的执行要经过哪些步骤？每条指令的执行步骤都
4、 取指令部件的功能是什么？控制器的功能是什么？
5、 为什么是 CISC？什么是 RISC？请简单描述各自特点。
6、 指令流水线的简单原理是什么

答案

1. 1.程序计数器（PC）：用来存放即将执行指令的地址
   2.指令寄存器(IR)：存放现行指令
   3.指令译码器（ID）：ID对指令寄存器中的操作码部分进行分析解释，产生相应的译码信号提供给操作控制信号形成部件，以产生控制信号
   4.脉冲波（及启停控制逻辑）：产生一定频率的脉冲信号作为整个机器的时钟脉冲，是CPU时序的基准信号； 启停控制逻辑：在需要时能保证可靠地开放或封锁时钟脉冲，控制时序信号的发生与停止，并实现对机器的启动与停机
   5.时序信号产生部件：实现机器指令执行过程的时序控制
   6.操作控制信号形成部件：形成不同指令的操作所需要的控制信号
   7.总线控制逻辑：实现对总线传输的控制
   8.中断机构：实现对异常情况和外部中断请求的处理

2. 无

3. 取指令——指令译码——计算源操作数地址并取操作数——执行数据操作——计算目的操作数地址并存结果——计算下条指令地址

4. 从PC取出到IR 就是这俩的功能
   控制器是计算机系统的指挥中心，控制器的主要功能有：

1> 从主存中取出一条指令，并指出下一条指令在主存中的位置

2> 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作

3> 指挥并控制CPU，主存，输入和输出设备之间的数据流动方向。
5. 一是增强原有指令的功能，设置更为复杂的新指令实现软件功能的硬化，这类机器称为复杂指令系统计算机（CISC）
二是减少指令种类和简化指令功能，提高指令的执行速度，这类机器称为精简指令系统计算机（RISC）
复杂指令系统计算机

有如下的特点

1> 指令系统复杂庞大，指令数目一般为200条以上

2> 指令的长度不固定，指令格式多，寻址方式多

3> 访存的指令不受限制

4> 各指令使用频度相差很大

5> 各种指令执行时间相差很大，大多数指令需多个时钟周期才能完成
6> 控制器大多数采用微程序控制

7> 难用优化编译生成高效的目标代码

精简指令系统的计算机

1> 选取使用频率最高的一些简单指令，复杂指令的功能由简单指令的组合来实现

2> 指令长度固定，指令格式种类少，寻址方式种类少。尽量简化单条指令的功能。

3> 只有Load/Store（取数/存数）指令访存，其余指令的操作都在寄存器之间进行

4> CPU中的通用寄存器的数量多
5> RISC一定采用流水线技术，大部分指令在一个时钟周期内完成

6> 以硬布线控制为主，不用或少用微程序控制

7> 重视编译的优化工作，以减少程序的执行时间。

8> 指令和数据按边界对其存放

此题答案出处为CSDN博主「Viatorz」的原创文章

6. 把一个重复的过程分解为若干子过程，每个子过程与其他子过程并行执行

第六章

1、计算机内部为何要采用层次结构存储体系？层次结构存储体系如何构成？ 2、SRAM 芯片和 DRAM 芯片各有哪些特点？各自用在哪些场合？
3、为什么在 CPU 和主存之间引人 cache 能提高 CPU 的访存效率？
4、什么是物理地址？什么是逻辑地址？地址转换由硬件还是软件实现？为什么？
5、在存储器层次化结构中，“cache—主存”、“ 主存—磁盘”这两个层次有哪
些不同？

答案

1. 计算机采用“存储程序”的方式所以基本上所有的指令和数据都是在存储器中。采用多级层次结构的存储器系统可以有效的解决存储器的速度、容量和价格之间的矛盾。
   在计算机系统中通常采用三级层次结构来构成存储系统，主要由高速缓冲存储器Cache、主存储器和辅助存储器组成。
2. SRAM:读写速度快且无需刷新 读后再生 功耗大集成度低价格昂贵 高速小容量的半导体存器
   DRAM: 速度慢且必须定时刷新和读后再生 功耗小集成度高 价格相对便宜 慢速大容量的半导体存储器
3. cache的读写速度更高其次，cache读取数据是有算法支持的，可以有更高的命中率这都对cpu提升访问效率有好处…
4. 在存储器里以字节为单位存储信息，为了正确地存放或取得信息，每一个字节单元给以一个唯一的存储器地址，称为物理地址
   逻辑地址：在有地址变换功能的计算机中，访内指令给出的地址 （操作数） 叫逻辑地址，也叫相对地址
   为软件可以随意更改，而硬件不易，而且一个硬件只有一个默认地址（MAC地址），而系统的IP地址，想改就可以改，所以网络的默认地址是硬件地址，而硬件地址，当然是硬件处理了
5. cache与主存的信息交换速度相当快，主存与副寸之间的交换很慢，因为外寸其实就是外设，需要I/O指令才行，有DMA的可直接交换，没有DMA的需要CPU当中介。
   CACHE 与主存之间是以“块”为单位交换的。 主存-辅存之间的方式有页式、段式、段页式、请求分段（页）这几种。

此答案仅供参考