抗干扰的接地处理及屏蔽处理[转载]

抗干扰接地处理的主要内容：
（1）避开地环电流的干扰；
（2）降低公共地线阻抗的耦合干扰。
    “一点接地”有效地避开了地环电流；而在“一点接地”前提下，并联接地则是降低公共地线阻抗的耦合干扰的有效措施；它们是工业控制系统采用的最基本的接地方法。
    工业控制系统接地的含义不一定就是接大地。例如直流接地只是定义电路或系统的基准电位。它可以悬浮，但要求与大地严格绝缘。通常，其绝缘电阻要达到50 MΩ以上。直流地悬浮隔离了交流地网的干扰，经济简便，工程中经常使用。直流地悬浮的缺点是机器容易带静电，如果该静电电位过高，会损坏器件，击伤操作人员等等；而且，如果这时直流地与大地的绝缘电阻减小，可能会产生很多原先没有想到的干扰。直流地接大地，按照国家标准，要埋设一个不大于４ Ω的独立接地体。但无论直流地悬浮或者接大地，直流地与大地之间的电位都存在着间接或者直接的关系。工业控制机所操作的各种输入输出信号之间接地是否合理，不只是形成相互耦合干扰的问题，有时还危及计算机系统的安全。在实际的工业控制系统中，各种通道的信号频率大多在１MHz内，属于低频范围。因此，谈谈低频范围的接地。
1. 串联接地
    在串联接地方式中，各电路各有一个电流i1、i2、i3等流向接地点。由于地线存在电阻，因此，每个串联接点的电位不再是零，于是各个电路间相互发生干扰。尤其是强信号电路将严重干扰弱信号电路。如果必须要这样使用，应当尽力减小公共地线的阻抗，使其能达到系统的抗干扰容限要求。串联的次序是：最怕干扰的电路的地应最接近公共地，而最不怕干扰的电路的地可以稍远离公共地。
2. 并联接地
     并联接地方式：在工业控制机中的模拟通道和数字通道采用并联接地。并联接地中各个电路的地电位只与其自身的地线阻抗和地电流有关，互相之间不会造成耦合干扰。因此，有效地克服了公共地线阻抗的耦合干扰问题，工业控制机应当尽量采用并联接地方式。值得注意的是，虽然采用了并联接地方式，但是地线仍然要粗一些，以使各个电路部件之间的地电位差尽量减小。这样，当各个部件之间有信号传送时，地线环流干扰将减小。
    工业现场的干扰来源是多渠道的，针对不同的项目和不同的现场，应该有不同的处理方法。屏蔽和接地是由工控系统开发者操作的一项技术内容。能否正确设计和利用它们，不仅关系到系统安全稳定地运行、良好地抑制干扰，而且是工控项目开发者是否成熟的重要标志。
工控系统的屏蔽处理
    工业现场动力线路密布，设备启停运转繁忙，因此存在严重的电场和磁场干扰。而工业控制系统又有几十乃至几百个甚至更多的输入输出通道分布在其中，导线之间形成相互耦合是通道干扰的主要原因之一。它们主要表现为电容性耦合、电感性耦合、电磁场辐射三种形式。在工业控制系统中，由前两种耦合造成的干扰是主要的，第三种是次要的。它们对电路主要造成共模形式的干扰。
    众所周知，地球是一个静电容量很大的导体，其电位非常恒定。如果把一个导体与大地紧密连接，那么该导体的电位也是恒定的。我们把它的电位叫作零电位，它是电位的参考点。然而，工程上不可能做到这种紧密连接，总是存在一定的接地电阻。当有电流经该导体入地时，它的电位就有波动。于是，不同的接地点之间会有电位差。当我们用一根导线连接不同的接地点时，在导线中就可能有电流流动，这称为地环电流。接地抗干扰技术就是解决以地环电流为中心的一系列技术问题。
1. 电场耦合的屏蔽和抑制技术
   克服电场耦合干扰最有效的方法是屏蔽。因为放置在空心导体或者金属网内的物体不受外电场的影响。请注意，屏蔽电场耦合干扰时，导线的屏蔽层最好不要两端连接当地线使用。因在有地环电流时，这将在屏蔽层形成磁场，干扰被屏蔽的导线。正确的作法是把屏蔽层单点接地，一般选择它的任一端头接地。造成电场耦合干扰的原因是两根导线之间的分布电容产生的耦合。当两导线形成电场耦合干扰时，导线１在导线２上产生的对地干扰电压VN为：V1和ω是干扰源导线1的电压和角频率；R和C2G是被干扰导线2的对地负载电阻和总电容；C12是导线1和导线2之间的分布电容。从式(2)可以看出，在干扰源的角频率ω不变时，要想降低导线2上的被干扰电压VN ，应当减小导线1的电压V1，减小两导线之间的分布电容C12，减小导线2对地负载电阻R以及增大导线2对地的总电容C2G。在这些措施中，可操作性最好的是减小两导线之间的分布电容C12。即采用远离技术：弱信号线要远离强信号线敷设，尤其是远离动力线路。工程上的“远离”概念，通常取干扰导线直径的40倍，即认为足够了。同时，避免平行走线也可以减小C12。
2. 磁场耦合的抑制技术
    抑制磁场耦合干扰的好办法应该是屏蔽干扰源。大电机、电抗器、磁力开关和大电流载流导线等等都是很强的磁场干扰源。但把它们都用导磁材料屏蔽起来，在工程上是很难做到的。通常是采用一些被动的抑制技术。当回路1对回路2造成磁场耦合干扰时，其在回路2 上形成的串联干扰电压VN为：
VN=jωBAcosθ (3) ，式中，ω是干扰信号的角频率；B是干扰源回路1形成的磁场链接至回路2处的磁通密度；A为回路2感受磁场感应的闭合面积，θ是和两个矢量的夹角。可以看出，在干扰源的角频率ω不变时，要想降低干扰电压VN，首先应当减小B。对于直线电流磁场来说，B与回路1流过的电流成正比，而与两导线的距离成反比。因此，要有效抑制磁场耦合干扰，仍然是远离技术。同时，也要避免平行走线。
3. 屏蔽线的使用
    屏蔽线的接地有三种情况，即：单端接地方式、两端接地方式、屏蔽层悬浮。
（1）单端接地方式：假设信号电流i1从芯线流入屏蔽线，流过负载电阻RL之后，再通过屏蔽层返回信号源。因为i1与i2大小相等方向相反，所以它们产生的磁场干扰相互抵消。这是一个很好的抑制磁场干扰的措施。同时它也是一个很好的抵制磁场耦合干扰的措施。
（2）两端接地方式：由于屏蔽层上流过的电流是i2与地环电流iG的迭加，所以它不能完全抵消信号电流所产生的磁场干扰。因此，它抑制磁场耦合干扰的能力也比单端接地方式差。单端接地方式与两端接地方式都有屏蔽电场耦合干扰作用。
（3）屏蔽层悬浮：只有屏蔽电场耦合干扰能力，而无抑制磁场耦合干扰能力。
4 . 双绞线的使用   
如果双绞线的绞扭一致的话，那么这些小回路的面积相等而法方向相反，因此，其磁场干扰可以相互抵消。双绞线的结构对电场耦合干扰的抑制毫无能力。当给双绞线加上屏蔽层后，一个价廉物美的传输线就诞生了。根据国外专家的实验测定，屏蔽层接地方法不同对磁场干扰的抑制dB数也不同。
（1）单端接地方式，对磁场干扰具有高达55dB的衰减能力。可见，双绞线确实有很好的效果。
（2）两端接地方式，地线阻抗与信号线阻抗不对称，地环电流造成了双绞线电流不平衡，因此降低了双绞线抗磁场干扰的能力，只有13dB的磁场干扰衰减能力。
（3）使用屏蔽双绞线，其屏蔽层一端接地，另一端悬空，因此屏蔽层上没有返回信号电流，所以它的屏蔽层只有抗电场干扰能力，而无抑制磁场耦合干扰能力。与单端接地方式一样衰减55dB。
（4）屏蔽层单端接地，而另一端又与负载冷端相连，因此它具有两端接地方式的效果，但它的屏蔽层上的电流由于被双绞线中的一根分流，又比两端接地方式稍差。具有77dB的衰减。
（5）屏蔽层双端接地，具有一定的抑制磁场耦合干扰能力，加上双绞线本身的作用，因此具有63dB的衰减。
（6）屏蔽层和双绞线都两端接地，其效果具有28dB衰减。
   双绞线最好的应用是作平衡式传输线路。因为两条线的阻抗一样，自身产生的磁场干扰或外部磁场干扰都可以较好的抵消。同时，平衡式传输又独具很强的抗共模干扰能力，因此成为大多数计算机网络的传输线。例如，物理层采用RS422A或RS485通信接口，就是很好的平衡传输模式。

3.7 保护与分流线路： 　　在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。 设置分流和保护线路是对关键信号（比如：对在一个充满噪声的环境中的系统时钟信号）进行隔离和保护的非常有效的方法。PCB内的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。 　　分流线路和保护线路之间的不同之处在于分流线路不必两端端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。 　　3.8 局部电源和IC间的去耦： 　　在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用，同时作为一个电能贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近IC引脚，这将有助于滤除IC的开关噪声。 　　配置去耦电容可以抑制因负载变化而产生的噪声，是印制线路板的可靠性设计的一种常规做法，配置原则如下： 　　(1) 电源输入端跨接10~100μF的电解电容器。如有可能，接100μF以上的更好。 　　(2) 原则上每个集成电路芯片都应布置一个0.01μF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10μF的钽电容。这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5μA以下）。最好不用电解电容，电解电容是两层溥膜卷起来的，这种结构在高频时表现为电感。 　　(3) 对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入高频退耦电容。 　　(4) 电容引线不能太长，尤其是高频旁路电容不能有引线。 去耦电容值的选取并不严格，可按C=1/f计算：即10MHz取0.1μF。对微控制器构成的系统，取0.1~0.01μF之间都可以。好的高频去耦电容可以去除高到1GHz的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。 　　此外，还应注意以下两点： 　　(1) 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC吸收电路来吸收放电电流。一般R取1~2kΩ，C取2.2~4.7μF。 　　(2) CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要通过电阻接地或接正电源。 　　3.9 布线技术： 　　3.9.1 过孔 　　过孔一般被使用在多层印制线路板中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.5pF的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。 　　3.9.2 45度角的路径 　　与过孔相似，直角的转弯路径应该被避免，因为它在内部的边缘能产生集中的电场。该场能耦合较强噪声到相邻路径，因此，当转动路径时全部的直角路径应该采用45度。图5是45度路径的一般规则。 　　3.9.3 短截线 　　如图6所示短截线会产生反射，同时也潜在增加辐射天线的可能。虽然短截线长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。 　　 　　3.9.4 树型信号线排列 　　虽然树型排列适用于多个PCB印制线路板的地线连接，但它带有能产生多个短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。 　　3.9.5 辐射型信号线排列 　　辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。 　　3.9.6 不变的路径宽度 　　信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗（电阻，电感，和电容）会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。 　　3.9.7 洞和过孔密集 　　经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，影响射频电流传递。 　　3.9.8 切分孔隙 　　与洞和过孔密集相同，电源层或地线层切分孔隙（即长洞或宽通道）会在电源层和地层范围内产生不一致的区域，就象绝缘层一样减少他们的效力，也局部性地增加了电源层和地层的阻抗。 　　3.9.9 接地金属化填充区 　　所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。 　　3.9.10 最小化环面积 　　保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走，地线回路可能也必须沿着信号路径流动来布置。 　　3.10 其它布线策略： 　　采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 　　3.10.1 为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时，需注意以下几点： 　　(1) 布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。 　　(2) 尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，禁止环状走线等。 　　(3) 时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。 　　(4) 总线驱动器应紧挨其欲驱动的总线。对于那些离开印制线路板的引线，驱动器应紧紧挨着连接器。 　　(5) 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。 　　(6) 发热元件周围或大电流通过的引线尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 (7) 焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2) mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。 　　3.10.2 印刷线路板的布线还要注意以下问题： 　　(1) 专用零伏线，电源线的走线宽度≥1mm； 　　(2) 电源线和地线尽可能靠近，以便使分布线电流达到均衡； 　　(3) 要为模拟电路专门提供一根零伏线； 　　(4) 为减少线间串扰，必要时可增加印刷线条间距离； 　　(5) 有意安插一些零伏线作为线间隔离； 　　(6) 印刷电路的插头也要多安排一些零伏线作为线间隔离； 　　(7) 特别注意电流流通中的导线环路尺寸； 　　(8) 如有可能，在控制线（于印刷板上）的入口处加接R-C滤波器去耦，以便消除传输中可能出现的干扰因素。 　　3.11 PCB布线通用规则： 　　在设计印制线路板时，应注意以下几点： 　　(1) 从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。 　　(2) 电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。 　　(3) 电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。 　　(4) 时钟发生器尽量靠近到用该时钟的器件。 　　(5) 石英晶体振荡器外壳要接地。 　　(6) 用地线将时钟区圈起来，时钟线尽量短。 　　(7) 印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。 　　(8) 单面板和双面板用单点接电源和单点接地；电源线、地线尽量粗。 　　(9) I/O驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。 　　(10) 关键的线要尽量粗，并在两边加上保护地。高速线要短而直。 　　(11) 元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片电容。 　　(12) 对A/D类器件，数字部分与模拟部分地线宁可统一也不要交叉。 　　(13) 时钟、总线、片选信号要远离I/O线和接插件。 　　(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。 　　(15) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。 　　(16) 石英晶体下面以及对噪声敏感的器件下面不要走线。 　　(17) 弱信号电路，低频电路周围不要形成电流环路。 　　(18) 任何信号都不要形成环路，如不可避免，让环路区尽量小。