初用Labview FPGA

http://zone.ni.com/wv/app/doc/p/id/wv-1062

 

Labview FPGA提供了一种更为直观的语言去进行FPGA的开发，使得研发者不必再用复杂的VHDL以及verilog这种更接近硬件的语言去开发程序。如果VHDL是PC机上的汇编的话，那么Labview FPGA就是我们的C++以上的开发语言。

 

十几年前，研发者们或许还为了节省1Kb的空间或者提升1ms的速度而在汇编上绞尽脑汁，但是现在更为直观的面向对象以及抽象的继承与重用，构成了如今主流的开发语言，虽然代码占用了更多的空间，比汇编的速度要慢上不少。但开发的效率大大提高了。而硬件的性能提升，使得产品的短板变为了研发的速度上。我们不必再去为了节省少许的空间来减慢我们前进的脚步。FPGA的开发也必然如此。开发的效率将更为重要。

 

回到FPGA的开发上来，最为重要的便是原型设计与验证，编写VHDL，测试时序，片上调试。在labview FPGA的开发中，步骤将大为简略。不懂得时序和VHDL的人也能轻易上手。这就是我初用Labview FPGA的第一感觉。

 

 

框图的代码构成是比较直观的。当然编惯了文本代码并不是特别习惯这种风格，但是FPGA中数据流的概念在这种G code的风格中是比较适合的。

 

还在上班。。老板过来了。回头再写。