Xilinx S6 CLB： FF， Latch， LUT， Slice， SRL，Multiplexer, Carry Logic, Interconnect Arry

In Spartan-6 devices, there are four additional storage elements that can only be configured as edge-triggered D-type flip-flops. The D input can be driven by the O5 output of the LUT.

When the original 4 storage elements are configured as latches, these 4 additional storage elements can not be used.

 

在Spartan-6器件中，有四个额外的存储元件FF，它们只能配置为边沿触发D型触发器。  D输入可以由LUT的O5输出驱动。当原始的四个存储元件配置为Latch时，将无法使用这四个附加存储元件。

 

 

LATCH ：就是锁存器。由电平触发，非时钟同步控制。

1、在使能信号有效时，latch相当于通路，输出等于输入；

2、在使能信号无效时，latch保持输出状态。

3、没有时钟端，不受系统同步时钟的控制，无法实现同步操作；

4、对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生

 

Latch出现的情况：

1、在always （*）的情况下，如果if 或者cace 不完整的话，会综合出latch，导致不稳定。

2、在always （posedge CLK）的情况下，综合出的是reg，即使if，或者case不完整，也不会综合出latch。

 

补充说明：latch是电平触发，相当于有一个使能端，且在激活之后（在使能电平的时候）相当于导线了，随输出而变化，在非使能状态下是保持原来的信号，这就可以看出和flip-flop的差别，其实很多时候latch是不能代替ff的，latch对毛刺敏感。

 

 

 

每个LUT可以配置为4：1 MUX。  4：1 MUX可以在同一片中通过触发器实现。 一个片中最多可实现四个4：1 MUX。