三态门介绍

如下图,为两种形式的三态门,(a)和(b)一致;(c)和(d)一致。

三态门介绍_第1张图片

对于图(a)其真值表如下:

输入 输出
EN A
1 0 1
1 0
0 0 高阻态
1

 

对于图(b)的真值表为:

输入 输出
EN A
0 0 1
1 0
1 0 高阻态
1

下面内容来自于百度百科之 三态门

三态门(Three-state gate)是一种重要的总线接口电路。

三态指其输出既可以是一般二值逻辑电路,即正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻抗状态。高阻态相当于隔断状态(电阻很大,相当于开路)。

高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。

处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚实现的。

三态门都有一个EN控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态器件。当EN有效时,三态电路呈现正常的“0”或“1”的输出;当EN无效时,三态电路给出高阻态输出。

 

三态门在双向端口中运用时,如图1所示,设置Z为控制项,当Z=1时,三态门呈高阻状态,上面的线路不通只能输入,当Z=0时,三态门呈正常高低电平的输出状态,可输出,即O路通。三态门是一种扩展逻辑功能的输出级,也是一种控制开关。主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。

三态门介绍_第2张图片

图1

 

 

 

 

你可能感兴趣的:(Verilog/FPGA,实用总结区)