Nios II 嵌入式系统硬件设计（二）之SDRAM硬件设计

 转自http://bbs.ednchina.com/BLOG_ARTICLE_182164.HTM                                                                                                                                                    SDRAM的硬件设计包括SDRAM芯片的电路设计以及在QuartusII顶层文件中SDRAM控制器的引脚连接，下面以我前段时间做的FPGA开发板上的SDRAM电路为例来说明，板子已经顺利调通，证明电路没有问题。

一、SDRAM电路设计

  

上面为板子上SDRAM部分的电路（省略了一些电源去耦电容）。芯片为三星的K4S641632H，4M*16位。

       介绍一些主要引脚的作用：

CKE: 时钟使能

A：地址线

BA：bank地址选择信号

RAS：行选择信号

CAS：列选择信号

WE：写使能信号

DQM：数据掩码

DQ：数据线

二、基于SDRAM的最小系统

在CPU的属性中设置如下：

三、SDRAM控制器的引脚连线

         Nios II中没有优化的程序非常耗内存，FPGA自带的RAM（我用的是EP2C8）很难满足要求，因此在Nios II开发板上SDRAM基本是必须的，SDRAM能够提供大容量的内存。调通SDRAM后基本就解决了内存紧张的情况。