02.vivado2018.2,硬件工程生成及导出

1、创建新工程,

打开vivado,选择 file >> project >>new,
02.vivado2018.2,硬件工程生成及导出_第1张图片

选择next,

02.vivado2018.2,硬件工程生成及导出_第2张图片

填写工程名字,选择目录

02.vivado2018.2,硬件工程生成及导出_第3张图片

选择RTL Project,然后点击NEXT

02.vivado2018.2,硬件工程生成及导出_第4张图片

add source界面,有文件可添加(add Files),也可新建,这里直接选择NEXT,后面再新建.

02.vivado2018.2,硬件工程生成及导出_第5张图片

add Constraints界面,有文件可添加(add Files),也可新建,这里直接选择NEXT,后面再新建.

02.vivado2018.2,硬件工程生成及导出_第6张图片

选择开发板上对应的器件,点击NEXT

02.vivado2018.2,硬件工程生成及导出_第7张图片

确认工程参数是否正确,然后点击Finish,进入工程界面

02.vivado2018.2,硬件工程生成及导出_第8张图片

 2、添加工程内容

在工程界面添加Verilog文件:选择左侧Add Source,然后选中add or creat design souce,点击next

02.vivado2018.2,硬件工程生成及导出_第9张图片

 

 这里如果有写好的文件可以直接选择add files添加,没有的话,需要新建;点击Creat File,弹出对话框中填写文件名字,类型为Verilog(这里填写的名字为I2s1_master),然后选择OK,弹出 Define Module中可以定义 Module名字,这里直接点击OK>/ yes,

02.vivado2018.2,硬件工程生成及导出_第10张图片

 02.vivado2018.2,硬件工程生成及导出_第11张图片

 添加约束文件,这里如果有写好的文件可以直接选择add file选项添加,没有的话,需要新建;点击Creat File,弹出对话框中填写文件名字,类型为XDC(这里填写的名字为zynq_demo_02)(XDC为vivado的约束文件类型)

02.vivado2018.2,硬件工程生成及导出_第12张图片

02.vivado2018.2,硬件工程生成及导出_第13张图片

 

如下图红点标记位置所示,源文件和约束文件添加完成。

02.vivado2018.2,硬件工程生成及导出_第14张图片

可添加相关源文件和约束文件内容

 

3、编译,下载

首先运行 Run Synthesis,

02.vivado2018.2,硬件工程生成及导出_第15张图片

然后运行Run implementation,上一步完成界面直接选择Run implementation,然后点击OK即可

02.vivado2018.2,硬件工程生成及导出_第16张图片

或者直接点击OK关掉后在左侧选择操作

02.vivado2018.2,硬件工程生成及导出_第17张图片

 生成bitstream文件,左侧运行Generate bitstream

 02.vivado2018.2,硬件工程生成及导出_第18张图片

 

连接硬件设备02.vivado2018.2,硬件工程生成及导出_第19张图片

 选择xc7z020_1,右键点击Program Device;即可下载仿真fpga程序

02.vivado2018.2,硬件工程生成及导出_第20张图片

 4、导出Hardware

02.vivado2018.2,硬件工程生成及导出_第21张图片

02.vivado2018.2,硬件工程生成及导出_第22张图片

导出文件成功。导出目录在:工程目录\XXX.runs\impl_1\zynq_demo_02_wrapper.bit

 

你可能感兴趣的:(ZYNQ7020)