1.2.1、DDR

观感更好的是在公众号的排版：https://mp.weixin.qq.com/s/SRw-Tk7CDaiJzXETUgAOXA

1.2、CPU外围器件搭配

1.2.1、DDR

简说

第一篇讲了CPU的框架选择，其实我们应该顺势讲下CPU具体选型的，但是其中又涉及到了最小系统问题，故这几篇讲的内容基本为一个嵌入式系统的最小系统各自部分。
CPU运行需要有能直接寻址的存储空间，而DDR正是担任了此角色。
DDR从DDR1到DDR2，再到DDR3，现在基本又让看GDDR6，LPDDR5、HBM3马上都要来了也马上都要来了，可见摩尔效应之可怕。
而这其中，我应用最多则为DDR3，目前市面上很多产品依旧是DDR3为主流设计，因为他足够我们的场景使用。那为什么会有DDR4，DDR5等的出现了，不是说DDR3足够使用了吗？
记得我们一开始说的设计要有市场意识吗？现在就派上了用处，虽然说越往后面的DDR速率会越快，同时也带来的是价格居高不上，所以你会看到很多电子产品均使用的是DDR3，目前有向DDR4延伸之意，一般这种新技术会在我们的电脑中体现出来，特别是高性能的电脑中，目前手机的配置有取代之意，这里举例电脑和手机，因为他是我们最常见也最熟悉的东西（注明：包括以后文章，均不会以军工等为例）。

01基础点

DDR参考宝典有二，其一为标准规格书，如下图所示，这个是DDR的设计指导文件，一般是每一代会有一册，但是在实际应用中，你会发现我们很少用到他，那为何他会归属于宝典其一，我们有句老话强者定其标准（可以参考之前华为5G标准的新闻）。
这里如果你是仅仅是使用DDR的话，很多时候是不需要看到这份文档的，所以你应该参考宝典其二——所选型型号datesheet，具体使用法则datesheet均有指出，包括了电压。
很多时候，作为硬件设计人员的话，可以实施拿来主义，即参考开发板或则官网的参考设计，现在越来越多的电子设计都有标准参考电路，以此为标准进行裁剪即可，注意可变引脚的输出输入是否需要做适当变化，而不是一味的抄，这样子到时候出样机，你会哭的，所以对于DDR的知识就落到了PCB和EMC上去了。

2 DDR拓扑

DDR拓扑结构一般有其二，星形和菊花链型。

拓补结构只影响地址线的走线方式，不影响数据线，具体如下图所示，你会发现数据线是互不影响的，影响的只有地址线的长度。

Fly-by拓扑结构：一般来说以上两种拓扑结构足够我们日常的普通应用，但是如果当需求中的信号频率高达1600MHz的时候，以上的的星形拓扑就无能为力了，而普通的菊花链也不足于支撑如此之高的频率，以此会使用菊花链拓扑结构的改进型拓扑结构，Fly-by拓扑结构。

03匹配电阻，端接电阻

影响信号质量的反射行为是由于阻抗不匹配造成的

我们的端接电阻就是来处理信号质量问题的，由于大多数器件的输入阻抗都挺大的，比如CMOS器件约100KΩ，双极性器件约10KΩ，er驱动器的输出阻抗又很低，所以到导致输入和输出的阻抗不匹配，导致较多的反射行为，我们一般有2种方式去处理终端匹配问题，一种是减小负载端的输入阻抗，以消除信号在负载端的反射，另外一种则是在负载并联一个电阻即可，这种方法叫做并联终端匹配技术，所以又了我们所谓的匹配电阻。

附上之前转载的一篇文章：
DDR布线规则与过程——见过最简单的DDR布线教程

【下一集再见】

电子工程师的自我修炼
一个专注技术的笔者
欢迎关注我的公众号