[Xilinx FPGA] #5 Vivado 工程文件的结构

project_name.cache:Vivado 软件的运行缓存
project_name.hw:所有波形文件
project_name.ip_user_files:用户关于 IP 的文件
project_name.runs:编译与综合结果,.\impl_1 文件夹中的.bin 和 .bit 即为编译生成的可执行文件
project_name.sdk:SDK 环境代码,一般是 ZYNQ 设计中关于 PS 端的代码
project_name.sim:仿真结果
project_name.srcs:所有用户编写的源码、仿真文件与约束文件
project_name.tmp:自制 IP 核时的临时工程文件夹,IP 核设计完成后会自动清理


Vivado 工程启动文件
project_name.xpr


 

你可能感兴趣的:([Xilinx,FPGA])