FPGA]

FPGA中级项目3——IP核之时钟管理单元

FPGA中级项目3——IP核之时钟管理单元时钟还需要管理？什么是时钟管理单元？我们常熟知FPGA本身有晶振单元，源源不断的提供的50Mhz的频率波。但是这样往往无法满足一些设计需求。
霖00·2025-03-17 18:23

【从零开始学习计算机科学】硬件设计与FPGA原理

硬件设计硬件设计流程在设计硬件电路之前，首先要把大的框架和架构要搞清楚，这要求我们搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板（要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果）。如果你找到了的参考设计，最好还是先看懂并理解，这一方面能提高我们的电路理解能力，而且能避免设计中的错误。在开始做硬件设计前，根据自己的项目需求，可以去找能够满足硬件功能设计的，有很
贫苦游商·2025-03-17 06:21

【无标题】采集板设计

设计包含16片AD9680ADC和XilinxXC7V690FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。
weixin_42366388·2025-03-16 21:46

FPGA为何要尽量减少组合逻辑的使用

在FPGA设计中，组合逻辑的使用确实需要谨慎，尤其是要尽量减少它的复杂性。这并不是因为组合逻辑本身不好，而是因为它在实际应用中容易引发一系列问题，而这些问题往往与FPGA的设计哲学和硬件特性相冲突。
昇柱·2025-03-15 23:37

fpga驱动rgb液晶屏_以ARM+FPGA结构驱动高分辨率液晶显示设计与效果测试

摘要：结合ARM操作灵活和FPGA实时处理的优点，提出采用ARM+FPGA结构驱动高分辨率RGB888液晶显示屏。
奶油小馒头·2025-03-15 12:11

基于NXP+FPGA轨道交通3U机箱结构远程输入/输出模块（RIOM）

基于NXP+FPGA轨道交通6U机箱结构远程输入/输出模块（RIOM）RIOM使得数据通过就近的I/O源输入和输出。也可以直接将I/O源连接到列车计算机（如VCU），可以减少电缆用量从而节约成本。
深圳信迈主板定制专家·2025-03-15 11:40

基于NXP+FPGA永磁同步电机牵引控制单元（单板结构/机箱结构）

永磁同步电机牵引控制单元（单板结构/机箱结构）永磁同步电机牵引控制单元（TCU-PMSM）用于牵引逆变器-永磁同步电机构成的牵引电传动系统，采用轴控方式。执行高性能永磁同步电机复矢量控制策略，具有响应迅速、有效可靠的防空转·滑行控制功能以及平稳、无冲击的带速重投技术。最大转矩电流比（MTPA）控制和弱磁控制用于轨道交通领域的PMSM的控制目标为：控制牵引电机提供足够大的转矩；控制牵引电机在保持恒定
深圳信迈主板定制专家·2025-03-15 11:40

全国产飞腾+FPGA架构，支持B码+12网口+多串电力通讯管理机解决方案

行业痛点:中国的电力网络已经成为当今世界覆盖范围最广、结构最为复杂的人造科技系统。随着国家和各部委颁布了一系列法律法规，如国家颁布的《中华人民共和国网络安全法》、工信部颁布的《工业控制系统信息安全防护指南》、发改委颁布的14号令《电力监控系统安全防护规定》、国家能源局颁布的《关于印发电力监控系统安全防护总体方案等安全防护方案和评估规范的通知》，凸显了电力行业的网络安全防护工作的重要性。基于电力行业
深圳信迈科技DSP+ARM+FPGA·2025-03-15 11:06

基于NXP+FPGA轨道交通3U机箱结构牵引控制单元

基于NXP+FPGA轨道交通异步电机牵引控制单元(TCU-IM)异步电机牵引控制单元（TCU-IM）用于牵引逆变器-异步电机构成的牵引电传动系统，可采用车控或架控方式。
深圳信迈主板定制专家·2025-03-15 11:06

petalinxu 在zynq的FPGA下的ST7735S的驱动配置

spi的接线：【TFT模块排针8】【开发板spi,gpio】【antminers9】VCC-----------3.3V-----------3.3VGND-----------GND-----------GNDBLK(背光）-------GPIO-----------BANK34_L4N_RXD2(w13;j2.12;gpio[2])RST(复位）-------GPIO-----------BA
qqssbb123·2025-03-15 11:05

4644 DCDC 电源芯片典型应用场景分析（详细版）

4644DCDC电源是一款高集成度、四输出的降压型模组稳压器，专为需要低纹波和高效率的供电场合设计，如FPGA、DSP等供电。
国科安芯·2025-03-14 19:44

[Vivado] IP核学习之Block Memory Generator

BlockMemoryGeneratorIP核是一种高级内存构造器，可使用Xilinxfpga中的嵌入式块RAM资源来生成面积和性能优化的内存空间。BlockMemoryGener
奕天者·2025-03-12 23:20

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二

前言因为FPGADDR3测试的工程搭建步骤比较的多，所以分成几篇来写，这样利于把复杂的事情拆分，利于理解与实际的操作上一篇搭建了初步的HelloWorld工程，还没写什么代码或者改什么配置，所以FPGA
zhangsz_sh·2025-03-12 21:35

FPGA行业三大岗位详细介绍，0基础入门必读

很多人想要转行FPGA，但不知道该如何选择岗位，也不了解这些岗位的具体工作内容以及需要哪些技能？选择合适的岗位对职业发展至关重要，尤其是在FPGA行业，选择时需要根据自己的条件和兴趣来定位岗位。
博览鸿蒙·2025-03-12 00:10

绿色算力网络构建与智能调度实践

当前架构设计包含三大核心模块：异构计算集群（涵盖GPU、FPGA及量子计算单元）、跨区域网络互联协议（适配东数西算的传输需求）以及能耗监测平台（基于实时数据建模的碳足迹追踪）。
智能计算研究中心·2025-03-11 22:13

算力安全创新驱动未来趋势endofsentence

例如，异构计算通过CPU、GPU、FPGA的协同加速，使复杂模型训练效率提升40%以上。关键数据：根据IDC预测，到2025年全球智能算力需求将增长30倍，
智能计算研究中心·2025-03-11 22:42

FPGA学习——verilog捕捉信号上升沿下降沿

在FPGA使用中，常常需要进行信号的边沿检测，如在串口通信中，需要检测接收信号的下降沿来判断串口的的起始位。
or_to·2025-03-09 21:59

IBUF和BUFG

IBUF负责将外部信号转换到FPGA内部标准并驱动内部信号线。这不仅在物理上是必要的一步（没有IBUF就无法直接驱动内部逻辑），而且还允许我们指定引脚的约束（如电平标准等）。
起床学FPGA·2025-03-09 21:59

FPGA学习篇——Verilog学习4（常见语句）

1.1结构语句结构语句主要是initial语句和always语句，initial语句它在模块中只执行一次，而always语句则不断重复执行，以下是一个比较好解释的图:(图片来源于知乎博主罗成，画的很好很直观！)1.1.1initial语句initial语句它在模块中只执行一次。它常用于测试文件的编写，用来产生仿真测试信号(激励信号)，或者用于对存储器变量赋初值。语法格式：initialbegin.
ooo-p·2025-03-09 20:21

FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记
贾saisai·2025-03-09 10:02

FPGA面试前该做哪些准备？一文为你讲解清楚

很多人在面试FPGA工程师岗位前感到焦虑，不知道该如何准备，尤其是第一次参加面试时更容易紧张。那么，FPGA面试前该做哪些准备？如何才能充分展现自己的能力？
博览鸿蒙·2025-03-09 09:51

Verilog学习方法—基础入门篇（一）

前言：在FPGA开发中，VerilogHDL（硬件描述语言）是工程师必须掌握的一项基础技能。它不仅用于描述数字电路，还广泛应用于FPGA的逻辑设计与验证。
博览鸿蒙·2025-03-09 09:21

FPGA 的 LBC 总线详解

1.LBC总线的定义LBC总线（LocalBusController，局部总线控制器）是FPGA（现场可编程门阵列）中用于高速连接处理器核（如PowerPC、MicroBlaze）与外部设备的并行总线接口
美好的事情总会发生·2025-03-09 09:19

高速PCB设计(布局规划)

核心器件定位：聚焦FPGA、DSP、高速ADC/DAC、时钟芯片等，优先布局以缩短关键信号路径。2.设计要求确认电源
四代目 水门·2025-03-09 09:42

使用Modelsim手动仿真

FPGA设计流程在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。
寒听雪落·2025-03-09 05:05

基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证

基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。
CodeWG·2025-03-09 04:26

FPGA又是什么？ASIC呢？

1.EDA（ElectronicDesignAutomation）EDA是电子设计自动化工具的总称，指一系列软件工具的集合，用于支持集成电路（IC）和电子系统的设计、仿真、验证和测试。EDA工具帮助工程师完成从电路设计、逻辑验证到版图生成的流程，用于自动化地完成原本手动执行的复杂设计任务。EDA工具的功能：电路设计：帮助创建数字和模拟电路的设计。仿真与验证：支持在芯片生产前验证逻辑功能。综合与优化
cykaw2590·2025-03-09 00:43

高速图像采集卡设计原理图： 613-VU9P信号处理板卡

基于6UVPXC6678+XCVU9P的信号处理板卡一、板卡概述板卡基于6UVPX标准结构，包含一个C6678DSP芯片，一个XCVU9P高性能FPGA，双路HPCFMC。
大嘴教授·2025-03-08 09:53

【vivado】debug相关时钟及其约束关系

一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。
liuchj04·2025-03-07 05:01

【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例

目录DSP和FPGA的连接DSP端：传输数据给FPGAFPGA端：接收数据EMIFA（ExternalMemoryInterfaceA）的“异步存储器”（AsynchronousMemory）指的是那些不与系统时钟同步进行读写操作的外部存储设备
FakeOccupational·2025-03-06 22:14

【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程

本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生
小眼睛FPGA·2025-03-04 21:57

FPGA开发，使用Deepseek V3还是R1（2）：V3和R1的区别

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-04 21:27

【安路科技FPGA软件TangDynasty】避坑总结和心得

前面的话作为为数不多的几个“纯国产化”的FPGA芯片，安路科技的FPGA芯片在军工领域有着很大的号召力。
月薪不过亿·2025-03-04 12:47

【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡

产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台，该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口，可以实现3路QSFP+40G光纤的数据实时采集
北京青翼科技·2025-03-04 11:39

【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡（100%国产化）

该模块可直接与符合VITA57.1标准的FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9680国产替代品，该芯片具有两个模拟输入通道和4个JESD204B输出数据通道，可用于对高达2GHz的宽带模拟信号进行采样
北京青翼科技·2025-03-04 11:09

测量纹波是否合格的标准是什么?

测量纹波是否合格需要结合具体应用场景和技术规范，以下为收集到的详细判断标准及分类说明：一、通用行业标准数字电路基础逻辑电路（如TTL/CMOS）：<100mVpp高速数字电路（DDR/FPGA）：<50mVpp
CircuitWizard·2025-03-04 11:07

FPGA的滤波器设计流程

在FPGA滤波器设计中，合理的流程规划能显著提高设计效率和可靠性。
LeeConstantine·2025-03-03 19:09

Xilinx FPGA用于QSFP模块调试的实战指南

本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。
不教书的塞涅卡·2025-03-03 16:45

深入解析：FIR滤波器在FPGA上的设计与实现全流程

在FPGA中实现FIR（FiniteImpulseResponse）滤波器涉及多个步骤，包括滤波器设计、系数量化、硬件架构设计、HDL（HardwareDescriptionLanguage）编码、综合
king-agic·2025-03-03 12:46

FPGA开发，使用Deepseek V3还是R1（4）：Deepseek参数配置

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-03 12:44

FPGA开发，使用Deepseek V3还是R1（5）：temperature设置

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-02 21:48

Vivado 约束文件XDC使用经验总结

1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado约束文件XDC使用经验总结；5）结束语。
宁静致远dream·2025-03-02 03:12

基于FPGA的数字信号处理（18）--半加器和全加器

目录1、前言2、半加器3、全加器4、用半加器实现全加器文章总目录点这里：《基于FPGA的数字信号处理》专栏的导航与说明1、前言在数字系统中，加法运算是最常见的算术运算，同时它也是进行各种复杂运算的基础。
孤独的单刀·2025-03-02 00:56

FPGA中利用fifo时钟域转换---慢时钟域转快时钟域

FPGA中利用fifo时钟域转换—慢时钟域转快时钟域一、时间计算方法FIFO的输入数据的时钟是40MHz，FIFO输出数据取60MHz，刚好是40MHz的1.5倍，将慢时钟域转快时钟域。
@晓凡·2025-02-28 02:16

算力革新引领数字中国智能跃迁

当前算力体系呈现三大演进方向：异构计算突破传统芯片性能瓶颈，实现CPU、GPU、FPGA等多元架构的协同调度；边缘计算推动工业设备、物联网终端等场景的实时响应能力提升，形成“云-边-端”三级计算网络；量子计算则在加密通信
智能计算研究中心·2025-02-28 02:14

【教程4＞第1章＞第4节】FPGA时序图制作小工具

欢迎订阅《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例》教程
fpga和matlab·2025-02-28 01:10

FPGA三大串行通信接口之UART

UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。UART通信在使用前需要做多项设置，最常见的设置包括数据位数、波特率大小、奇偶校验类型和停止位数。数据位（Databits）：该参数定义单个UART数据传输在开始到停止期间
ritian73·2025-02-27 16:46

高效能计算与高速数据传输的完美结合：飞腾D2000处理器与复旦微双FPGA集成主板

为应对这些挑战，一款高效能、灵活可扩展的定制主板应运而生，基于飞腾D2000处理器和复旦微FPGA技术，提供了一流的计算能力和高速数据传输能力，成为企业高性能计算与数据处理需求的理想选择。
国产化嵌入式平台解决方案·2025-02-27 15:10

DeepSeek 全面赋能 FPGA 工程师，实操干货大放送

摘要：本文聚焦DeepSeek大语言模型在FPGA开发中的实操应用。通过搭建Python通信环境，实现与模型交互，助力FPGA工程师多方面工作。
AI_DL_CODE·2025-02-27 15:05

基于FPGA的图像拼接处理卡

板卡介绍主要功能是实现对6路输入视频信号经过FPGA缩放后，叠加到一路视频中，并通过VGA接口和DVI接口同时显示叠加后的视频。输出可以是任意输入视频的四画面拼接，也可以是任意输入视频的六画面拼接。
科恒盛远·2025-02-26 21:52
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他