使用vivado最小空间保存工程

• 若该文为原创文章，未经允许不得转载
• 风释雪
• QQ:627833006
• E-mail:[email protected]
• CSDN博客地址:https://blog.csdn.net/weixin_46718879
• Gitee:https://gitee.com/abnerwork

1. 概述

使用vivado编译工程时，根据工程的大小，往往会产生几G 到十多G的中间文件；
主要中间文件为：

• IP对应生成文件
• 综合对应生成文件
• 实现对应生成文件
• blockdesign生成文件
• 仿真文件

2.工具

``tcl``

3.流程

2.1 保存工程为tcl

vivado -> File -> Project -> Write Tcl -> 指定输出路径 -> OK

2.2 使用Tcl清除中间中间文件

Tcl Console :
reset_project 
reset_simulation 

此时工程文件变得非常小，但仍有优化空间可以用。
如果要进一步清理无用文件，需要配合工程文件夹来搭配使用，以此来方便对FPGA开发进行工程管理
可以结合Git 工具来管控FPGA版本，非常方便

2.3 使用Tcl恢复工程

如图所示，使用Tcl Console，进入包含tcl工程命令的文件夹。

然后 Tools -> Run Tools Script -> 打开tcl文件

4.验证

工程保存为tcl -> 删除 工具 -> 使用tcl打开工程
工程可用！！！！

5.附件

本人多年开发，总结的一套适用于FPGA + ZYNQ + MPSOC的工程目录。

本人多年开发，总结的一套适用于FPGA + ZYNQ + MPSOC的工程目录。