形式验证Formality

形式验证Formality
Formality形式验证是一个基于数学意义的验证方法，通过比较两个设计A,B：
如果A的逻辑功能被B包含，那么形式验证认为是通过的。
需要注意的是并不是说着两个design是完全相等的，而是逻辑上具有包含的关系。
在IC的流程中通常用于进行不同流程步骤的netlist的比较：
逻辑综合netlist，floorplannetlist，placement netlist ，CTSinserted netlist,P&R netlist，在每一个步骤后都有新的逻辑加入到netlist中，但是这个新的逻辑的加入不能改变之前netlist的功能。
在dynamicsimulation的流程中，需要开发验证pattern作为输入来进行验证，验证的覆盖率取决于pattern的开发的完备性；而formality是基于数学比较的，不需要任何的输入pattern。因此相比于动态仿真的优势在于：
不需要开发验证pattern
速度比较快
覆盖率100%
纯逻辑上的验证，不考虑物理和timing信息
缺点在于：
由于不考虑timing，因此需要配合STA工具使用。

Equivalence checkers： 逻辑等价性检查,检查两个design是否是逻辑上相等的。
Model checkers：检查design是否满足某些逻辑属性比如assert断言。

少年不被楼层误，余生不羁尽自由。
加油，加油