按键消抖电路原理

按键消抖电路原理(FPGA开发中按键消抖与单脉冲发生器电路)

　　为了使按键消抖电路模块简洁，移植性好，在此用计数器的方式实现按键消抖的功能。

　　计数器模值n根据抖动信号的脉冲宽度和采样脉冲信号CLK的周期大小决定。计数模值n=延时／脉冲信号采样周期。一般按键抖动时间为5～10 ms，甚至更长。笔者用的开发板提供的系统时钟为24 MHz，按公式计算，当计数器模值取20位，计数到219即h8 0000时，大约延时22 ms。计数期间认为是按键的抖动信号，不做采样；计数器停止计数，认为采样信号为稳定按键信号。这样就可以把按键时间小于22 ms的抖动信号滤掉。

　　引入一个采样脉冲信号CLK，并输入按键信号KEY。KEY输入低电平，计数器开始做加法计数，当计数到h8 0000即计数器中最高位Q19为1，计数器停止计数，输出Q19，作为按键的稳定输出，计数期间Q19输出为0；KEY输入高电平，计数器清零，Q19输出为0。所以该电路需按键22 ms才会得到有效信号。