【EDA实验】实验1：拼接4-16译码器

【EDA实验】实验1：拼接-16译码器

一、 实验内容

1.用2片3-8 译码器拼接成4-16 译码器
2.仿真验证电路的正确性
3.注意观察输出信号的毛刺（竞争冒险）

二、实验步骤

本实验由Quartus软件来实现，过程如下：

1. 首先建立一个新项目（我建立的项目名称为lq），再在该项目下添加一个新文件（我添加的新文件的名称为1q）,下图为我建立好的bdf文件的窗口：
2. 建立好工程以及文件以后，在打开的窗口对电路进行连接：
   首先要先了解74138译码器的相关知识：
   74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片。 下图分别是74138芯片的管脚定义、真值表以及内部逻辑结构
   74138芯片管脚定义
   （图片来源：德州仪器 ）

74138芯片真值表
（图片来源：德州仪器 ）

74138芯片内部逻辑结构
（图片来源：德州仪器 ）
在了解了74138译码器的相关知识以后，下面为我连接的电路：

连接以后进行编译：

由上图可知，电路连接编译成功。
接下来添加一个波形文件：
3. 对整个项目进行仿真：

由仿真图的波形图可知，两个74138译码器经过连接可以构成4-16译码器，同时可以看到在某些输入信号跳变的时刻输出波形出现了毛刺，即出现了竞争冒险现象。

三、实现心得

在该实验中，由于是第一次使用Quartus软件，首先要熟悉该软件的使用，一个新项目的建立，以及在该项目下面添加不同的文件，比如本实验中要用到的bdf、vwf文件，在几次不正确的尝试以后，终于建立好了本实验的项目。在最后的仿真中，开始我的仿真图里面的竞争冒险现象不够明显，在把整个波形文件窗口缩小以后以及调整合适的周期，出现了明显的竞争冒险现象。