EDA 电子设计自动化VHDL系列课程4 – 编码译码器

EDA 电子设计自动化VHDL系列课程4 – 编码译码器

本EDA系列介绍的系统环境是：

软件： VHDL编程语言 ；
工具： Quartus13.0
FPGA 芯片是： Cyclone III ： EP3C10E144C8
电路板细节在： https://blog.csdn.net/weixin_40935675/article/details/103316855

编码译码器 VHDL 代码

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;   

ENTITY bianma IS
PORT( a:IN STD_LOGIC_VECTOR(0 TO 7);
      y:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)  );
END bianma;

ARCHITECTURE coding OF bianma IS
BEGIN
PROCESS(a)
  BEGIN
	IF a(7)='0' 		THEN y<="111";
	ELSIF (a(6)='0')	THEN y<="110";
	ELSIF (a(5)='0') 	THEN y<="101";
	ELSIF (a(4)='0') 	THEN y<="100";
	ELSIF (a(3)='0') 	THEN y<="011";
	ELSIF (a(2)='0') 	THEN y<="010";
	ELSIF (a(1)='0') 	THEN y<="001";
	ELSE   y<="000";
	END IF;
  END PROCESS;
END coding;

译码器请读者自己编写。也可以用 CASE 语句实现。
CASE 语句的示例在：
https://blog.csdn.net/weixin_40935675/article/details/103317921