- FPGA学习——verilog捕捉信号上升沿下降沿
or_to
FPGAfpga开发学习
在FPGA使用中,常常需要进行信号的边沿检测,如在串口通信中,需要检测接收信号的下降沿来判断串口的的起始位。常用的方法就是:设计两个一位的寄存器,用来接收被检测的信号,系统时钟来一次记一次输入信号,如果用了两个寄存器直接异或就可以了;使用高频的时钟对信号进行采样,因此要实现上升沿检测,时钟频率至少要在信号最高频率的2倍以上,否则就可能出现漏检测。代码如下:moduleedge_detect(sys
- IBUF和BUFG
起床学FPGA
fpga开发
在代码中,DATA_IN和CLK_IN都通过IBUF实例进行缓冲。IBUF负责将外部信号转换到FPGA内部标准并驱动内部信号线。这不仅在物理上是必要的一步(没有IBUF就无法直接驱动内部逻辑),而且还允许我们指定引脚的约束(如电平标准等)。BUFG全局时钟缓冲:bufg_clk实例将时钟连接到了全局时钟网络。这样做的直接好处是降低时钟的偏斜(skew)和抖动(jitter)。时钟偏斜指FPGA内不
- FPGA学习篇——Verilog学习4(常见语句)
ooo-p
Verilog学习fpga开发学习
1.1结构语句结构语句主要是initial语句和always语句,initial语句它在模块中只执行一次,而always语句则不断重复执行,以下是一个比较好解释的图:(图片来源于知乎博主罗成,画的很好很直观!)1.1.1initial语句initial语句它在模块中只执行一次。它常用于测试文件的编写,用来产生仿真测试信号(激励信号),或者用于对存储器变量赋初值。语法格式:initialbegin.
- FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
贾saisai
FPGA学习fpga开发学习1024程序员节
FPGA系列文章目录一、FPGA学习笔记(一)入门背景、软件及时钟约束二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)三、FPGA学习笔记(三)流水灯入门FPGA设计流程四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真六、FPGA学习笔记(六)Modelsim单独仿真和Quartus
- FPGA面试前该做哪些准备?一文为你讲解清楚
博览鸿蒙
FPGAfpga开发
很多人在面试FPGA工程师岗位前感到焦虑,不知道该如何准备,尤其是第一次参加面试时更容易紧张。那么,FPGA面试前该做哪些准备?如何才能充分展现自己的能力?本文将从面试准备、技术要点和常见面试问题三个方面,帮助你理清思路,从容应对面试。一.了解FPGA设计流程在面试FPGA工程师岗位时,首先需要清楚FPGA开发的完整流程,从前期需求分析到最终实现的每个环节都可能成为面试官考察的重点。以下是一个典型
- Verilog学习方法—基础入门篇(一)
博览鸿蒙
FPGAfpga开发
前言:在FPGA开发中,VerilogHDL(硬件描述语言)是工程师必须掌握的一项基础技能。它不仅用于描述数字电路,还广泛应用于FPGA的逻辑设计与验证。对于初学者来说,掌握Verilog的核心概念和基本语法,是深入FPGA开发的第一步。本篇文章将从Verilog基础入门的角度,帮助你快速建立学习框架,逐步掌握Verilog的使用方法。1.了解Verilog的基本概念1.1什么是Verilog?V
- FPGA 的 LBC 总线详解
美好的事情总会发生
接口FPGA嵌入式硬件硬件工程linux
1.LBC总线的定义LBC总线(LocalBusController,局部总线控制器)是FPGA(现场可编程门阵列)中用于高速连接处理器核(如PowerPC、MicroBlaze)与外部设备的并行总线接口。核心作用:提供低延迟、高带宽的数据传输通道,支持处理器与外部存储器(如Flash、SRAM)、外设控制器(如GPIO、UART)的直接通信。典型应用:嵌入式系统、工业控制、通信设备中,用于扩展F
- 高速PCB设计(布局规划)
四代目 水门
高速PCB设计学习笔记fpga开发嵌入式硬件
高速PCB设计笔记以下基于用户提供的结构设计流程与高速PCB设计规范整合,结合行业最佳实践与信号完整性原则,总结关键设计要点:一、设计规划与功能梳理1.核心功能模块划分项目类型识别:明确单板类型(数字/模拟/射频/电源等),划分输入/输出模块、电源模块、信号处理模块、时钟/复位模块。核心器件定位:聚焦FPGA、DSP、高速ADC/DAC、时钟芯片等,优先布局以缩短关键信号路径。2.设计要求确认电源
- 使用Modelsim手动仿真
寒听雪落
FPGA专栏_verilogfpga开发
FPGA设计流程在设计输入之后,设计综合前进行RTL级仿真,称为综合前仿真,也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真,主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后,可以直接对代码进行仿真,检测源代码是否符合功能要求。这时,仿真的对象为HDL代码,可以比较直观的观察波形的变化,在设计的最初阶段发现问题,节省大量的精力。在布局布线
- 基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证
CodeWG
fpga开发matlab开发语言
基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。其中,中值滤波是一种常用的图像去噪方法,广泛应用于图像增强、边缘检测和特征提取等任务中。本文将介绍基于FPGA的图像中值滤波Verilog实现,并通过MATLAB进行辅助验证。首先,我们需要了解什么是中值滤波。中值滤波是一种非线性滤波器,它的原理是将图像中每个像素的灰度值替换为该像素
- EDA是什么?FPGA又是什么?ASIC呢?
cykaw2590
嵌入式fpga开发
1.EDA(ElectronicDesignAutomation)EDA是电子设计自动化工具的总称,指一系列软件工具的集合,用于支持集成电路(IC)和电子系统的设计、仿真、验证和测试。EDA工具帮助工程师完成从电路设计、逻辑验证到版图生成的流程,用于自动化地完成原本手动执行的复杂设计任务。EDA工具的功能:电路设计:帮助创建数字和模拟电路的设计。仿真与验证:支持在芯片生产前验证逻辑功能。综合与优化
- 高速图像采集卡设计原理图: 613-VU9P信号处理板卡
大嘴教授
信号处理fpga开发
基于6UVPXC6678+XCVU9P的信号处理板卡一、板卡概述板卡基于6UVPX标准结构,包含一个C6678DSP芯片,一个XCVU9P高性能FPGA,双路HPCFMC。二、处理板技术指标•DSP处理器采用TI8核处理器TMS320C6678;•DSP外挂一组64bitDDR3颗粒,总容量2GB,数据速率1333Mb/s;•DSP采用EMIF16NorFlash加载模式,NorFlash容量32
- 【vivado】debug相关时钟及其约束关系
liuchj04
XilinxSoCFPGAfpga开发
一、前言在xilinxfpga的degug过程中,经常出现由于时钟不对而导致的观测波形失败,要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。二、debug相关时钟Vivado硬件管理器使用JTAG接口与VivadoDebug内核进行通信,DebugHub在FPGA器件的JTAG边界扫描(BSCAN)接口和VivadoDe
- 【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例
FakeOccupational
硬件和移动端fpga开发笔记
目录DSP和FPGA的连接DSP端:传输数据给FPGAFPGA端:接收数据EMIFA(ExternalMemoryInterfaceA)的“异步存储器”(AsynchronousMemory)指的是那些不与系统时钟同步进行读写操作的外部存储设备。这类存储器使用特定的控制信号(如芯片选择、输出使能、写使能等)来管理数据传输,而不是依赖于一个全局时钟信号。这意味着数据传输的时机是由控制信号的变化触发的
- 【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程
小眼睛FPGA
fpga开发
本原创文章由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生,2025,紫光同创携手金牌方案提供商小眼睛科技,组织了数十位应用技术专家,共同编写《国产FPGA权威设计指南》。本书系统地介绍紫光同创FPGA的开发与应用,详细阐述FPGA开发的各个方面,从基础原
- FPGA开发,使用Deepseek V3还是R1(2):V3和R1的区别
LeeConstantine
用Deepseek开发FPGAfpga开发
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- 【安路科技FPGA软件TangDynasty】避坑总结和心得
月薪不过亿
fpga开发科技
前面的话作为为数不多的几个“纯国产化”的FPGA芯片,安路科技的FPGA芯片在军工领域有着很大的号召力。平心而论,安路科技的FPGA只能说够用,在速度越来越快资源越来越丰富的FPGA领域,真正干大活,还得是别家,甚至很多场景下只能用xilinx家或者altera的,哦不,是AMD和INTEL家的。本文主要总结一下在使用安路FPGA以及安路TD软件这些年来踩过的坑、那些反直觉的使用体验以及一些设计心
- 【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡
北京青翼科技
图像处理产品图像处理信号处理人工智能智能硬件
产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台,该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口,可以实现3路QSFP+40G光纤的数据实时采集、实时缓存与PCIE高速传输。该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器,板载4组独立的64位DDR4SDRAM超大容量数据缓存
- 【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡(100%国产化)
北京青翼科技
FMC子卡fpga开发人工智能图像处理信号处理AI编程
FMC165是一款基于VITA57.1规范标准的,实现2路14-bit、1GSPSADC同步采集,4路16-bit2.5GSPSDAC同步回放功能的FMC子卡模块。该模块可直接与符合VITA57.1标准的FPGA载卡配合使用,板卡ADC器件采用ADI公司的AD9680国产替代品,该芯片具有两个模拟输入通道和4个JESD204B输出数据通道,可用于对高达2GHz的宽带模拟信号进行采样。板卡DAC器件
- 测量纹波是否合格的标准是什么?
CircuitWizard
硬件工程师成长之路硬件工程
测量纹波是否合格需要结合具体应用场景和技术规范,以下为收集到的详细判断标准及分类说明:一、通用行业标准数字电路基础逻辑电路(如TTL/CMOS):<100mVpp高速数字电路(DDR/FPGA):<50mVpp处理器核心供电(如CPU/GPU):<30mVpp注:高频噪声需额外控制在10mV以下模拟电路运算放大器电源轨:<10mVpp音频电路(DAC/ADC):<5mVpp高精度传感器供电:<1m
- FPGA的滤波器设计流程
LeeConstantine
用Deepseek开发FPGAfpga开发
在FPGA滤波器设计中,合理的流程规划能显著提高设计效率和可靠性。以下是针对数字滤波器设计的结构化开发流程建议:一、设计前期准备阶段1.需求规格化(关键第一步)明确滤波参数:-采样率:100KS/s-截止频率:20KHz(低通)-阻带衰减:>40dB-实时性要求:处理延迟<5个采样周期确定硬件约束://示例约束模板parameterCLK_FREQ=100_000_000;//100MHz主频pa
- Xilinx FPGA用于QSFP模块调试的实战指南
不教书的塞涅卡
本文还有配套的精品资源,点击获取简介:本项目旨在利用XilinxFPGA进行QSFP模块的调试,着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。QSFP作为数据中心和电信网络的高带宽传输解决方案,其调试在100Gbps时代尤为关键。通过此项目,开发者将掌握高速接口调试的核心技能,并提升在光通信系统中应用FPGA的专业能力。1.FPGA在电子设计中的应用1.1FPGA的基本
- 深入解析:FIR滤波器在FPGA上的设计与实现全流程
king-agic
FPGAfpga开发经验分享
在FPGA中实现FIR(FiniteImpulseResponse)滤波器涉及多个步骤,包括滤波器设计、系数量化、硬件架构设计、HDL(HardwareDescriptionLanguage)编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格,例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
- FPGA开发,使用Deepseek V3还是R1(4):Deepseek参数配置
LeeConstantine
用Deepseek开发FPGAfpga开发语言模型
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- FPGA开发,使用Deepseek V3还是R1(5):temperature设置
LeeConstantine
用Deepseek开发FPGAfpga开发
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- Vivado 约束文件XDC使用经验总结
宁静致远dream
FPGA不积跬步
1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Vivado约束文件XDC使用经验总结;5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3FPGA简介FPGA(FieldProgrammableGateA
- 基于FPGA的数字信号处理(18)--半加器和全加器
孤独的单刀
基于FPGA的数字信号处理fpga开发信号处理Verilog入门定点数Xilinx浮点数DSP
目录1、前言2、半加器3、全加器4、用半加器实现全加器文章总目录点这里:《基于FPGA的数字信号处理》专栏的导航与说明1、前言在数字系统中,加法运算是最常见的算术运算,同时它也是进行各种复杂运算的基础。2、半加器最简单的加法器叫做半加器(HalfAdder),它将2个输入1bit的数据相加,输出一个2bits的和,和的范围为0~2(10进制)。和的高位也被称为进位(Carry),和的低位则通常被直
- FPGA中利用fifo时钟域转换---慢时钟域转快时钟域
@晓凡
FPGA学习之路fpga开发
FPGA中利用fifo时钟域转换—慢时钟域转快时钟域一、时间计算方法FIFO的输入数据的时钟是40MHz,FIFO输出数据取60MHz,刚好是40MHz的1.5倍,将慢时钟域转快时钟域。另外,fifo输出的数据,要输出给上位机,一帧数据要传输640*512=327680个像素数据,要求帧频为100Hz,对应的时间是1/100Hz=10ms,即要求10ms内将327680个数据传输完毕。验证fifo
- 算力革新引领数字中国智能跃迁
智能计算研究中心
其他
内容概要算力作为数字经济的核心驱动力,正通过架构创新与场景融合加速重构技术生态。当前算力体系呈现三大演进方向:异构计算突破传统芯片性能瓶颈,实现CPU、GPU、FPGA等多元架构的协同调度;边缘计算推动工业设备、物联网终端等场景的实时响应能力提升,形成“云-边-端”三级计算网络;量子计算则在加密通信、药物研发等领域展现颠覆性潜力,其物理比特操控精度已达实用化临界点。技术方向核心特征典型应用场景异构
- 【教程4>第1章>第4节】FPGA时序图制作小工具
fpga和matlab
#fpga开发时序图
欢迎订阅《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例》教程4·目录·目录1.软件版本2.FPGA时序图概述3.FPGA时序图绘制4.视频操作步骤5.总结与展望
- Hadoop(一)
朱辉辉33
hadooplinux
今天在诺基亚第一天开始培训大数据,因为之前没接触过Linux,所以这次一起学了,任务量还是蛮大的。
首先下载安装了Xshell软件,然后公司给了账号密码连接上了河南郑州那边的服务器,接下来开始按照给的资料学习,全英文的,头也不讲解,说锻炼我们的学习能力,然后就开始跌跌撞撞的自学。这里写部分已经运行成功的代码吧.
在hdfs下,运行hadoop fs -mkdir /u
- maven An error occurred while filtering resources
blackproof
maven报错
转:http://stackoverflow.com/questions/18145774/eclipse-an-error-occurred-while-filtering-resources
maven报错:
maven An error occurred while filtering resources
Maven -> Update Proje
- jdk常用故障排查命令
daysinsun
jvm
linux下常见定位命令:
1、jps 输出Java进程
-q 只输出进程ID的名称,省略主类的名称;
-m 输出进程启动时传递给main函数的参数;
&nb
- java 位移运算与乘法运算
周凡杨
java位移运算乘法
对于 JAVA 编程中,适当的采用位移运算,会减少代码的运行时间,提高项目的运行效率。这个可以从一道面试题说起:
问题:
用最有效率的方法算出2 乘以8 等於几?”
答案:2 << 3
由此就引发了我的思考,为什么位移运算会比乘法运算更快呢?其实简单的想想,计算机的内存是用由 0 和 1 组成的二
- java中的枚举(enmu)
g21121
java
从jdk1.5开始,java增加了enum(枚举)这个类型,但是大家在平时运用中还是比较少用到枚举的,而且很多人和我一样对枚举一知半解,下面就跟大家一起学习下enmu枚举。先看一个最简单的枚举类型,一个返回类型的枚举:
public enum ResultType {
/**
* 成功
*/
SUCCESS,
/**
* 失败
*/
FAIL,
- MQ初级学习
510888780
activemq
1.下载ActiveMQ
去官方网站下载:http://activemq.apache.org/
2.运行ActiveMQ
解压缩apache-activemq-5.9.0-bin.zip到C盘,然后双击apache-activemq-5.9.0-\bin\activemq-admin.bat运行ActiveMQ程序。
启动ActiveMQ以后,登陆:http://localhos
- Spring_Transactional_Propagation
布衣凌宇
springtransactional
//事务传播属性
@Transactional(propagation=Propagation.REQUIRED)//如果有事务,那么加入事务,没有的话新创建一个
@Transactional(propagation=Propagation.NOT_SUPPORTED)//这个方法不开启事务
@Transactional(propagation=Propagation.REQUIREDS_N
- 我的spring学习笔记12-idref与ref的区别
aijuans
spring
idref用来将容器内其他bean的id传给<constructor-arg>/<property>元素,同时提供错误验证功能。例如:
<bean id ="theTargetBean" class="..." />
<bean id ="theClientBean" class=&quo
- Jqplot之折线图
antlove
jsjqueryWebtimeseriesjqplot
timeseriesChart.html
<script type="text/javascript" src="jslib/jquery.min.js"></script>
<script type="text/javascript" src="jslib/excanvas.min.js&
- JDBC中事务处理应用
百合不是茶
javaJDBC编程事务控制语句
解释事务的概念; 事务控制是sql语句中的核心之一;事务控制的作用就是保证数据的正常执行与异常之后可以恢复
事务常用命令:
Commit提交
- [转]ConcurrentHashMap Collections.synchronizedMap和Hashtable讨论
bijian1013
java多线程线程安全HashMap
在Java类库中出现的第一个关联的集合类是Hashtable,它是JDK1.0的一部分。 Hashtable提供了一种易于使用的、线程安全的、关联的map功能,这当然也是方便的。然而,线程安全性是凭代价换来的――Hashtable的所有方法都是同步的。此时,无竞争的同步会导致可观的性能代价。Hashtable的后继者HashMap是作为JDK1.2中的集合框架的一部分出现的,它通过提供一个不同步的
- ng-if与ng-show、ng-hide指令的区别和注意事项
bijian1013
JavaScriptAngularJS
angularJS中的ng-show、ng-hide、ng-if指令都可以用来控制dom元素的显示或隐藏。ng-show和ng-hide根据所给表达式的值来显示或隐藏HTML元素。当赋值给ng-show指令的值为false时元素会被隐藏,值为true时元素会显示。ng-hide功能类似,使用方式相反。元素的显示或
- 【持久化框架MyBatis3七】MyBatis3定义typeHandler
bit1129
TypeHandler
什么是typeHandler?
typeHandler用于将某个类型的数据映射到表的某一列上,以完成MyBatis列跟某个属性的映射
内置typeHandler
MyBatis内置了很多typeHandler,这写typeHandler通过org.apache.ibatis.type.TypeHandlerRegistry进行注册,比如对于日期型数据的typeHandler,
- 上传下载文件rz,sz命令
bitcarter
linux命令rz
刚开始使用rz上传和sz下载命令:
因为我们是通过secureCRT终端工具进行使用的所以会有上传下载这样的需求:
我遇到的问题:
sz下载A文件10M左右,没有问题
但是将这个文件A再传到另一天服务器上时就出现传不上去,甚至出现乱码,死掉现象,具体问题
解决方法:
上传命令改为;rz -ybe
下载命令改为:sz -be filename
如果还是有问题:
那就是文
- 通过ngx-lua来统计nginx上的虚拟主机性能数据
ronin47
ngx-lua 统计 解禁ip
介绍
以前我们为nginx做统计,都是通过对日志的分析来完成.比较麻烦,现在基于ngx_lua插件,开发了实时统计站点状态的脚本,解放生产力.项目主页: https://github.com/skyeydemon/ngx-lua-stats 功能
支持分不同虚拟主机统计, 同一个虚拟主机下可以分不同的location统计.
可以统计与query-times request-time
- java-68-把数组排成最小的数。一个正整数数组,将它们连接起来排成一个数,输出能排出的所有数字中最小的。例如输入数组{32, 321},则输出32132
bylijinnan
java
import java.util.Arrays;
import java.util.Comparator;
public class MinNumFromIntArray {
/**
* Q68输入一个正整数数组,将它们连接起来排成一个数,输出能排出的所有数字中最小的一个。
* 例如输入数组{32, 321},则输出这两个能排成的最小数字32132。请给出解决问题
- Oracle基本操作
ccii
Oracle SQL总结Oracle SQL语法Oracle基本操作Oracle SQL
一、表操作
1. 常用数据类型
NUMBER(p,s):可变长度的数字。p表示整数加小数的最大位数,s为最大小数位数。支持最大精度为38位
NVARCHAR2(size):变长字符串,最大长度为4000字节(以字符数为单位)
VARCHAR2(size):变长字符串,最大长度为4000字节(以字节数为单位)
CHAR(size):定长字符串,最大长度为2000字节,最小为1字节,默认
- [强人工智能]实现强人工智能的路线图
comsci
人工智能
1:创建一个用于记录拓扑网络连接的矩阵数据表
2:自动构造或者人工复制一个包含10万个连接(1000*1000)的流程图
3:将这个流程图导入到矩阵数据表中
4:在矩阵的每个有意义的节点中嵌入一段简单的
- 给Tomcat,Apache配置gzip压缩(HTTP压缩)功能
cwqcwqmax9
apache
背景:
HTTP 压缩可以大大提高浏览网站的速度,它的原理是,在客户端请求网页后,从服务器端将网页文件压缩,再下载到客户端,由客户端的浏览器负责解压缩并浏览。相对于普通的浏览过程HTML ,CSS,Javascript , Text ,它可以节省40%左右的流量。更为重要的是,它可以对动态生成的,包括CGI、PHP , JSP , ASP , Servlet,SHTML等输出的网页也能进行压缩,
- SpringMVC and Struts2
dashuaifu
struts2springMVC
SpringMVC VS Struts2
1:
spring3开发效率高于struts
2:
spring3 mvc可以认为已经100%零配置
3:
struts2是类级别的拦截, 一个类对应一个request上下文,
springmvc是方法级别的拦截,一个方法对应一个request上下文,而方法同时又跟一个url对应
所以说从架构本身上 spring3 mvc就容易实现r
- windows常用命令行命令
dcj3sjt126com
windowscmdcommand
在windows系统中,点击开始-运行,可以直接输入命令行,快速打开一些原本需要多次点击图标才能打开的界面,如常用的输入cmd打开dos命令行,输入taskmgr打开任务管理器。此处列出了网上搜集到的一些常用命令。winver 检查windows版本 wmimgmt.msc 打开windows管理体系结构(wmi) wupdmgr windows更新程序 wscrip
- 再看知名应用背后的第三方开源项目
dcj3sjt126com
ios
知名应用程序的设计和技术一直都是开发者需要学习的,同样这些应用所使用的开源框架也是不可忽视的一部分。此前《
iOS第三方开源库的吐槽和备忘》中作者ibireme列举了国内多款知名应用所使用的开源框架,并对其中一些框架进行了分析,同样国外开发者
@iOSCowboy也在博客中给我们列出了国外多款知名应用使用的开源框架。另外txx's blog中详细介绍了
Facebook Paper使用的第三
- Objective-c单例模式的正确写法
jsntghf
单例iosiPhone
一般情况下,可能我们写的单例模式是这样的:
#import <Foundation/Foundation.h>
@interface Downloader : NSObject
+ (instancetype)sharedDownloader;
@end
#import "Downloader.h"
@implementation
- jquery easyui datagrid 加载成功,选中某一行
hae
jqueryeasyuidatagrid数据加载
1.首先你需要设置datagrid的onLoadSuccess
$(
'#dg'
).datagrid({onLoadSuccess :
function
(data){
$(
'#dg'
).datagrid(
'selectRow'
,3);
}});
2.onL
- jQuery用户数字打分评价效果
ini
JavaScripthtmljqueryWebcss
效果体验:http://hovertree.com/texiao/jquery/5.htmHTML文件代码:
<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<title>jQuery用户数字打分评分代码 - HoverTree</
- mybatis的paramType
kerryg
DAOsql
MyBatis传多个参数:
1、采用#{0},#{1}获得参数:
Dao层函数方法:
public User selectUser(String name,String area);
对应的Mapper.xml
<select id="selectUser" result
- centos 7安装mysql5.5
MrLee23
centos
首先centos7 已经不支持mysql,因为收费了你懂得,所以内部集成了mariadb,而安装mysql的话会和mariadb的文件冲突,所以需要先卸载掉mariadb,以下为卸载mariadb,安装mysql的步骤。
#列出所有被安装的rpm package rpm -qa | grep mariadb
#卸载
rpm -e mariadb-libs-5.
- 利用thrift来实现消息群发
qifeifei
thrift
Thrift项目一般用来做内部项目接偶用的,还有能跨不同语言的功能,非常方便,一般前端系统和后台server线上都是3个节点,然后前端通过获取client来访问后台server,那么如果是多太server,就是有一个负载均衡的方法,然后最后访问其中一个节点。那么换个思路,能不能发送给所有节点的server呢,如果能就
- 实现一个sizeof获取Java对象大小
teasp
javaHotSpot内存对象大小sizeof
由于Java的设计者不想让程序员管理和了解内存的使用,我们想要知道一个对象在内存中的大小变得比较困难了。本文提供了可以获取对象的大小的方法,但是由于各个虚拟机在内存使用上可能存在不同,因此该方法不能在各虚拟机上都适用,而是仅在hotspot 32位虚拟机上,或者其它内存管理方式与hotspot 32位虚拟机相同的虚拟机上 适用。
- SVN错误及处理
xiangqian0505
SVN提交文件时服务器强行关闭
在SVN服务控制台打开资源库“SVN无法读取current” ---摘自网络 写道 SVN无法读取current修复方法 Can't read file : End of file found
文件:repository/db/txn_current、repository/db/current
其中current记录当前最新版本号,txn_current记录版本库中版本