如何检查Jtag口是否烧坏

     手上有一块黑金AX309的板子,Jtag口的排针间距是2.0mm,而我zturn board上的下载线间距是2.54mm,贼尴尬。然后焊了一个转接板解决了,但是比较麻烦。最关键的是现在出现了在ISE上找不到设备的情况,不知道是我焊接的不牢固还是我带电插拔把JTAG口烧坏(带电插拔JTAG口会损坏FPGA芯片的JTAG口管脚)。

    按道理现在板子高级了,应该都会有保护电路的吧,但是还是要谨慎啊。


正确的插线上电顺序:

1.关闭FPGA开发板电源;

2.将JTAG仿真的器通过JTAG排线缆接到FPGA开发板上;

3.在仿真器的USB口上插入USB线缆(另一端需要插在电脑上)

4.打开FPGA开发板上的电源开关

关键是最后上电。

正确的断电拔线顺序:

1.关闭FPGA开发板的电源;

2.拔下下载器上的USB线;

3.拔掉FPGA开发板上的JTAG连接。

  关键是先断电。


  如何检查JTAG口的FPGA管脚是否被击穿?

      由于平时会手贱,我可能一不留神就“带电操作了”。一次两次可能侥幸没事,但常在河边走哪有不湿鞋的,这一次怕是危险了。在排除下载线本身的问题后,如果不能访问FPGA的JTAG口很有可能是FPGA芯片上的JTAG口管脚损坏了,检查也很简单,只需用用万用表检查JTAG口中的TCK、TMS、TDO和TDI是否和GND短路,即接地了。如果任何一个信号与对地信号短路都表示JTAG信号管脚损坏。

如何检查Jtag口是否烧坏_第1张图片

原因分析:

   对于一些低端芯片,为节省成本,简化设计,FPGAIO单元都没有保护电路,如果 带电插拔会有一定概率导致JTAG口上的静电和浪涌,最终导致FPGA管脚的击穿(FPGA的IO口如果加上二极管钳位保护电路 就问题不大了)。


FPGA程序烧写方式——AS、PS JTAG

    FPGA器件有三类配置下载方式:

     1.主动配置方式(AS)

     2.被动配置方式(PS)

     3.JTAG

AS模式(Active Serial configration mode):FPGA每次上电时作为控制器,由FPGA 器件引导配置操作过程,它控制着外部存储器和初始化过程,向配置器件主动发出读取数据信号,从而把EPCS**的数据读入FPGA中,实现对FPGA的编程。

PS模式(Passive Serial configaration mode):由外部计算机或者控制器控制配置过 程,通过加强型配置器件(EPC16,EPC8)等配置器件来完成。EPCS作为控制器件,把FPGA当作存储器,把数据 写入FPGA中,实现对FPGA编程,该模式可以实现对FPGA的在线编程。

JTAG模式:JTAG是直接烧写到FPGA里面的,由于是烧写到SRAM中,因此断电后需要重新烧写,AS是烧写到FPGA的配置芯片中(比如可以 bit先文件烧写到FPGA板上的Flash上进行保存,每次上电后FPGA将自动去读写Flash对FPGA进行烧写)。

 

 

如何检查Jtag口是否烧坏_第2张图片

 

 

 

 

 

 

你可能感兴趣的:(Verilog)