EDA专业术语

EDA 电子设计自动化(EDA,Electronic design automation)

HDL 硬件描述语言(HDL,Hardware Description Language)

VLSI 超大规模集成电路(VLSI,Very Large Scale Integration)

DFM Rule 可制造设计规则（DFM,Design For Manufacture。在VLSI设计中，指可制造工艺约束规则）

APR 自动布局布线（APR,Automatic Placement and Routing）。布局通常指电路图中器件摆放，布线通常指器件之间的连线。布局布线一般是平面的布局布线。自动布局布线指由程序计算自动完成的电路的布局布线。
这里的电路指什么电路？
这里的电路可以是逻辑电路，开关电路，PCB电路，版图（Mask，掩膜）电路。集成电路中通常指最后一种。

RTL 寄存器传输级（RTL, Register Transfer Level）

DFM 可制造性设计（DFM,Design for manufacturability）,指产品设计需要满足产品制造的要求，具有良好的可制造性，使得产品以最低的成本、最短的时间、最高的质量制造出来。根据制造工艺的不同，其内容各种各样。DFM是一种思想，包含在产品制造的各个环节中。

ERC 电气规则检查（ERC,Electrical Rule Check）
DRC 设计规则检查（DRC,Design Rule Checking）
LVS 电路图版图比对（LVS,Layout versus Schematic），指对设计好的版图，将其与电路图进行比对，确保版图的正确性。

LEF 库交换格式（LEF,Library exchange format）
DEF 设计交换格式（DEF,Design exchange format）

EDIF 电子设计交换格式（EDIF,Electronic Design Interchange Format）,EDIF综合了多种格式中的最佳特性，1985年的EDIF100版本提供了门阵列、半导体集成电路设计和布线自动化交换信息的格式，而后的EDIF200版本是不同EDA厂家之间交换设计数据的标准格式。

DRC ERC Matrix 设计规则检查和电器规则检查矩阵

参考链接：
大学生集成电路设计大赛资源
EDA技术介绍