logism数电实验二 (组合逻辑电路设计)运动码表

因为看得人好像蛮多,作为一名负责的博主(bushi,所以就把文章补充了一下,现在过程应该是比较清晰了。
电路文件已经托管至Github,欢迎star:点这里

一、组件_二路选择器(16位)
使用真值表得到一位二路选择器
logism数电实验二 (组合逻辑电路设计)运动码表_第1张图片
注意要得到下图所示的电路需要在Analysis circuit中简化一下
logism数电实验二 (组合逻辑电路设计)运动码表_第2张图片
叠加得到十六位的二路选择器
logism数电实验二 (组合逻辑电路设计)运动码表_第3张图片
测试通过
logism数电实验二 (组合逻辑电路设计)运动码表_第4张图片
二、组件_16位并行加载寄存器
对我这种菜鸡来说,mooc上讲得不清楚(Q<=Din你说这谁懂啊!),实际上功能是当En为1时,输出数据,当En为0时,保持上次输入的数据。
需要用到:二路选择器、D触发器
先设计四位并行加载寄存器:
(连得不好看,见谅见谅)
logism数电实验二 (组合逻辑电路设计)运动码表_第5张图片
然后级联即可
logism数电实验二 (组合逻辑电路设计)运动码表_第6张图片
三、组件_BCD计数器
根据数电课程,设计一个同步时序逻辑电路要经过以下步骤:

  • 根据逻辑功能要求,建立原始状态表
  • 简化原始状态表,消去多余状态
  • 状态分配或者状态编码
  • 选择触发器类型,求出驱动方程、输出方程
  • 检查自启动
  • 画出逻辑图

logism数电实验二 (组合逻辑电路设计)运动码表_第7张图片
得出状态转换
logism数电实验二 (组合逻辑电路设计)运动码表_第8张图片
输出函数:
logism数电实验二 (组合逻辑电路设计)运动码表_第9张图片
logism数电实验二 (组合逻辑电路设计)运动码表_第10张图片
logism数电实验二 (组合逻辑电路设计)运动码表_第11张图片
同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复位工作。
异步复位:它是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。
码表计数器级联即可。
RS、JK、D、T触发器,未使能时都保持原值。
四、运动码表
在这里插入图片描述
我一直还在疑惑为什么有八个状态,其实s0、s1、s2被设计为用来表示当前状态,也就是说输入一栏为空。
这样我们就可以设计自己的状态转换机了。在这里插入图片描述
比如:

状态 数字
显示 001
存储 010
计数 011
清零 100
暂停 101
复位 110

然后自定义一个转换规则
设计好逻辑图并自动生成电路后,连线如下所示:
logism数电实验二 (组合逻辑电路设计)运动码表_第12张图片
测试:
在这里插入图片描述
因为笔者没上过数电课,所以失误在所难免,有问题可以留言

后续可能会有谭老师的组原实验更新(毕竟书已经买了==),有兴趣的关注一下吧!

你可能感兴趣的:(logisim与计算机组成,数字逻辑电路与计算机组成原理)