警告记录 - [Timing 38-316] Clock period ‘10.000‘ specified during out-of-context synthesis of instance

参考链接:https://blog.csdn.net/hq1097/article/details/84657019

 

[Timing 38-316] Clock period '10.000' specified during out-of-context synthesis of instance 'ila_Top_inst' at clock pin 'clk' is different from the actual clock period '5.000', this can lead to different synthesis results.

调试使用ila核,输入时钟200MHz。该警告提示10ns的时钟约束与实际的5ns不同,这可能造成不同的综合结果。

一开始我以为这个约束应该在 IP Sources 中改,于是我修改了IP Sources/ila_Top/Synthesis/ila_Top_ooc.xdc 

create_clock -period 10 -name clk [get_ports clk] 改成 create_clock -period 5 -name clk [get_ports clk]

重新综合依然有这个警告。

 

对于我的问题,在Tcl Console中输入:

report_property [get_ips ila_Top]

按照代码中的名字,或者是block中对应的名字,在输入上面这句话的时候,经常提示没有找到该IP原因是IP 的名字写不对。后来用到的办法是,在自己工程里,run文件夹下面,找到对应IP 的名字,写进去,就对了。

比如这个,就写  report_property [get_ips  design_1_clk_wiz_1_0]

在输入上面这句话以后,不一定出现下面一模一样的配置参数。仔细看配置信息,看哪个是对应频率的,更改即可。

更改的时候输入命令  set_property XXXX  (XXXX就是上面用report_property 搜出来的参数)

警告记录 - [Timing 38-316] Clock period ‘10.000‘ specified during out-of-context synthesis of instance_第1张图片

内容相当多,Ctrl+F 搜索 HZ 找到 CONFIG.SIGNAL_CLOCK.FREQ_HZ 

 

信号_时钟_频率,应该是这个。依照文档的格式,输入:

set_property CONFIG.SIGNAL_CLOCK.FREQ_HZ  200000000 [get_ips ila_Top]

将时钟频率改为我使用的200M(默认是100M),再次综合警告消除。

 

你可能感兴趣的:(时序约束,FPGA,xilinx)