SDRAM控制器设计

SDRAM简介

最近在用FPGA做关于摄像方面的应用，由于其中要用到大容量存储器SDRAM，所以就关于这方面恶补了一下。

先介绍一下动态随机存储器(Dynamic Random Access Merroy,简称DRAM)其中一个存储器单元的结构。

如图所示，保存一位数据只需一个电容。当行选择线与列选择线确定时，可令Transistor接通，允许电容的电压被读取或写入。

当电容的电压会有传输时的损失以及保存时的漏电现象，所以除了在读取与写入时必须经过放大之外，每保存每一位经过一段时间久必须将数据读出后再写入一次，称为更新或刷新，就是这个动作增加了DRAM的操作复杂度，同时也降低了使用效率。

为了降低封装成本，减少IC引脚数目，DRAM的地址输入线是采用多工方式，即以同样的地址线分两次输入，先输入列地址再输入行地址。

由于DRAM是以MOSFET为主要器件，电路中的杂散电容对存取时间的影响很大，每更换一次列地址时，都必须等待一段时间让控制电路充电，数据的存取才会正确，此充电时间称为预充电时间(Prechange Time,TRp)，早期DRAM的列地址是由RAS信号的下降沿来锁存住后送给列地址译码器处理，在此RAS信号至少要维持一段建立列地址时间(TRAS)，这段时间内再以CAS信号的下降沿来锁住行地址后送给行地址译码器处理，才能译码到一个正确的存储器单元地址，因此一个DRAM的存取周期(TRC)可用预充电时间加上列地址建立时间来计算：TRC=TRp+TRAS。

经过改良，同步动态随机存储器(Synchronous Dynamic Random Access Memory，简称SDRAM)，对于可预知下一笔数据地址的突发模式(Brust Mode)，SDRAM采用存储器交错处理以及多管线的技术，提升分配时间内读写的信息量，改善了在突发模式下的存取时间。由于在连续时间存取的应用中可达到与外部时钟同步的效率，故被称为同步动态随机存储器。

所谓突发模式是存取存储器时，分配一次存储器的地址，即可进行一连串的存或取动作n次，不需分配n次存储器的地址，可以省去寻址的时间。至于存储器交错处理是将存储器划分成多个区块(Bank)，可交错存取这些区块的数据，举例来说，将保存于存储器的奇数地址和偶数地址分开，当上一个字符被更新时，下一个字符的存取可以不受影响，减少等待的时间。而多管线是指利用选择器的原理将多个区块的数据轮流传送至数据端，如图说明了一个SDRAM的存取时间(TDS)大于外部一个时钟周期(TCK)，但在多管线的架构下，外部仍可同步读取数据。

SDRAM控制

控制信号：包括片选、时钟、时钟使能、行列地址选择、读写有效及数据有效。

地址信号：时分复用引脚，根据行列地址选择引脚，控制输入的地址为行地址或列地址。。

数据信号：双向引脚，受数据有效控制。

为了进行交错处理，通常会将一个SDRAM划分成多个区块，依照列地址和行地址来决定每个区块存储器单元的存取。

1.初始化：在SDRAM上电后，通过初始化来设定SDRAM的运转模式。初始化阶段的时序如图所示，SDRAM上电后约200us才进入稳定期，在这段时间不可以对SDRAM作任何的操作，200us之后要对所有的区块进行预充电，接着再给SDRAM8次更新命令，最后才进行模式的设定。完成了初始化过程之后，才可以正常的对SDRAM进行读写。

2.存取储存器单元：在读写SDRAM时，先传送要读写的区块与列地址，此时RAS信号会被设定为Active的状态，先锁定列地址，然后在读写指令有效时再锁定行地址。

3.更新和预充电：SDRAM的存储器单元可以想成为一个电容，倾向于放电，因此必须定时的更新避免遗失数据。至于预充电则为每更换一次列地址时，都必须让控制电路再充电，数据存取才会正确。

4.控制命令：对SDRAM的控制命令由专用的控制引脚：CS、RAS、CAS和WR来传送具体的操作动作。

本作品采用 知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议进行许可。