xilinx的offset 时序约束

约束时序的目的是为了解决fpga在高速运行的模式下出现的不稳定；

约束也包括三类：

1、 周期约束

2、 引脚位置约束

3、特殊约束

此篇文章中介绍一种，即offset 约束中的如何做分组约束。

分组约束的目的是为了把需要约束的路劲分开，比如，外接的ad模块需要做offset in befor约束，外接的高速网口模块需要在另一个时钟模块下做约束。所以最好将他们分开做约束。

方法：

NET  "ADC_CLK_P" TNM_NET = ADC_CLK_P;

TIMESPEC TS_ADC_CLK_P = PERIOD "ADC_CLK_P" 160MHZ

## OFFSET IN

NET "AD_DATA[*]" TNM = "DATA";

TEMEGRP "DATA" OFFST = IN XX ns BEFOR "ADC_CLK_P";