SOC设计及Verilog学习笔记四

SOC设计-4.3
---------------------AMBA总线------------------
Master(发起)-Slave(接受）-同类设备端口需一样
Arbiter仲裁器
Decoder译码器
AHB-Master:(UP/DMA/DSP//LCDC)
初始化一次读/写操作
某时刻只允许一个主设备使用总线
AHB-Slave:(EMI/APB bridge/UART)
响应读写操作

AHB：
流水线操作（区别于APB）
支持多个总线主设备（<=16）
支持single、burst传输
总线数据位宽：8、16、32、64、128
上升沿触发操作

HTRANS:（表明当前有无传输）
10 NONESEQ(某次传输的第一个数据)/11 SEQ（跟随传输）/00 IDLE（空闲，表当前无传输）/01BUSY（在一次传输过程中作为无效态插入，用于M让S等待）
HSIZE:传输数据位宽
HBURST：传输的burst类型-INCR4/8/16-WRAP4/8/16-INCR不定长
WRAP4回卷到0x40
HRESP:从设备发给主设备的总线传输状态
含OKAY/ERROR/RETRY(slave未准备好而重新再来)/SPLIT（slave未准备好而断点续传）
HREADY(与HRESP配合使用用于表示数据传输结束，或用于数据传输等待-低-S让M等待)

AHB基本传输：
地址周期（1cycle）+数据周期（由HREADY决定需几个cycle）

块传输：减少等待时间
BURST不能穿越KB边界（针对INCR，穿越KB边界时用NSEQ自动打断成两次传输）

LDM , {r5-r10}
连续访存

仲裁器：Arbiter（Master优先级判断）

APB：功耗低，设计简单，不是流水线，效率最高50%
APB本身含一个AHB2APB Bridge嫁接协议转换