- DS18B20温度传感器的Verilog初始化程序实战指南
北海有座岛
本文还有配套的精品资源,点击获取简介:DS18B20是一款适用于宽温度范围的高精度数字温度传感器,采用Verilog语言实现其初始化程序,以便能够正确地在系统中运行。本指南详细介绍了DS18B20的初始化过程,包括电源配置、分辨率选择、报警阈值设定等,并解释了如何使用Verilog来控制和通信DS18B20传感器,对于嵌入式系统设计和硬件描述语言的学习具有重要价值。1.DS18B20传感器概述1.
- verilog ascii码 0-99翻译成16进制数
LEEE@FPGA
FPGA学习记录fpga开发
VerilogASCII码转16进制数(0-99)moduleascii_to_hex(inputclk,inputrst_n,input[7:0]ascii_high,//十位数的ASCII码input[7:0]ascii_low,//个位数的ASCII码outputreg[7:0]hex_data//输出的16进制数);reg[7<
- 【数字IC前端笔试真题精刷(2022.7.28)】芯动——数字IC验证工程师(1号卷-验证)
ReRrain
#数字IC笔试
声明:本专栏所收集的数字IC笔试题目均来源于互联网,仅供学习交流使用。如有侵犯您的知识产权,请及时与博主联系,博主将会立即删除相关内容。笔试时间:2022-7-28;题目类型:不定项(10x1’=10’)【错选不得分,少选得1/3分】问答(9x10’=90’)文章目录不定项1、(单选)在verilog语言中,a=4'b1011,那么&a=()2、(单选)SystemVerilog中类默认的成员属性
- FPGA(现场可编程门阵列)是什么?
Yashar Qian
#嵌入式fpga开发计算机体系结构嵌入式硬件
FPGA(现场可编程门阵列)是什么?FPGA(现场可编程门阵列,Field-ProgrammableGateArray)是一种可通过编程配置硬件电路的半导体芯片,其核心特点是硬件逻辑可重构,既能像软件一样灵活修改,又能像专用芯片(ASIC)一样高效运行。以下是通俗易懂的解析:⚙️术语拆解Field-Programmable(现场可编程):芯片出厂后,用户可通过硬件描述语言(如Verilog/VHD
- FPGA与Verilog实现的Cordic算法测试项目
weixin_42668301
本文还有配套的精品资源,点击获取简介:Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术,它简化了硬件资源需求,特别适合资源有限的嵌入式系统。通过模块化设计,Cordic算法可以拆分为多个子模块来实现,包括旋转步骤、误差校正和控制逻辑等。该算法通过迭代过程逼近目标值,无需乘法器,从而减少了硬件资源消耗并提高了效率。在实现时需要考虑位宽、迭代次数和误差处理等因素,以
- 【教程4>第7章>第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块
fpga和matlab
#第7章·通信—信道编译码fpga开发RS译码欧几里得迭代教程4
目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》
- Vitis HLS 学习笔记--hls::stream(理解串流:基础)
hi94
VitisHLS学习笔记c++fpga开发HLS
目录1.介绍2.示例2.1代码解析2.2定义串流2.3串流的综合报告3.总结1.介绍在VitisHLS中,hls::stream是一个用于在C/C++中进行高级合成的关键数据结构。它类似于C++标准库中的std::stream,但是专门设计用于硬件描述语言(如Verilog或VHDL)中的数据流。hls::stream提供了一种方便的方法来处理数据流,使得在设计硬件加速器时更加灵活和可控。hls:
- SPI代码详解FPGA-verilog部分(FPGA+STM32)(一)
MinJohnson
STM32FPGA/Verilogstm32fpgaspi
声明:本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机,STM32作主机的方式讲解,在STM32控制部分采用的是半双工模式,但其实半双工与全双工区别不大,稍加修改即可本文章属于SPI的升级版,将原本的片选线CS_N再多加一根,变成spi_cs_cmd和spi_cs_data,当spi_cs_cmd拉低的时候表示传送的是命令(命令只由单片机发送),当cs_dat
- FPGA基础 -- Verilog 锁存器简介
sz66cm
FPGA基础fpga开发
由浅入深地讲解Verilog中的锁存器(Latch)**,包括:什么是锁存器(定义与作用)锁存器的分类(透明锁存器vs边沿触发器)Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器(Latch)?锁存器是一种电平敏感的时序逻辑单元,用于在特定控制信号(如enable或clk为高电平)时锁存输
- FPGA基础 -- Verilog 竞争/竞态(Race Condition)
一、什么是“竞争/竞态(RaceCondition)”?概念说明典型后果信号竞争(GlitchRace)由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知,产生毛刺或错误翻转。硬件级:产生额外脉冲,触发错误状态或计数。事件竞争/仿真竞态(SchedulingRace)仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定(典型如=阻塞赋值)。
- 实现SystemVerilog动态进程的互斥访问
iccnewer
在计算机系统设计中,多个并行进程之间共享内存资源是一个经典问题。就像生活中多个人同时使用一个厨房一样,如果没有合理的协调机制,很容易造成混乱。SystemVerilog标准提供了内置的semaphore类来实现互斥访问,看起来是个不错的解决方案。但这个方案有个明显的缺点:缺乏内建的安全检查机制,开发者可能会无意中向semaphore创建更多的keys,这种不安全的使用方式可能导致系统的不稳定。利用
- FPGA基础 -- Verilog 的值变转储文件(VCD:Value Change Dump)
sz66cm
FPGA基础fpga开发
Verilog的“值变转储文件(VCD:ValueChangeDump)”,这是一项在仿真调试中至关重要的技术,可以帮助你“看见”RTL中每个信号随时间的变化过程。一、什么是Verilog的值变转储文件(VCD)VCD文件是一种标准格式的文本文件,全称为ValueChangeDump,用于记录Verilog仿真过程中信号的取值变化。它的作用类似于逻辑分析仪的抓取波形,但作用于RTL层,用于:波形观
- FPGA基础 -- Verilog 的属性(Attributes)
sz66cm
FPGA基础fpga开发
Verilog的属性(Attributes)的系统化培训内容,适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。内容将涵盖:属性的定义、语法、使用场景、典型示例、工具兼容性与注意事项。一、什么是Verilog的属性(Attribute)Verilog的属性是附加在语句或对象上的元信息(Metadata),不会改变功能行为,但用于指导综合器、仿真器或其他EDA工具的行为,例如:优化
- System-Verilog 实现DE2-115 流水灯
qwert_qqq
物联网学习fpga开发
文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL),它用于设计和验证电子系统,特别是在集成电路(IC)和系统级芯片(SoC)的设计过程中。SystemVerilog是Verilog语言的一个超集,它添加了许多新的特性和增强功能,使得设计者可以更高效地进行工作。应用领域:集成电路设计:System
- 在 DE2-115 开发板上使用 Chisel 编写流水灯程序
奈一410
fpga开发
在DE2-115开发板上使用Chisel编写流水灯程序步骤1:打开QuartusII软件步骤2:编写Verilog代码步骤3:配置项目步骤4:分配引脚步骤5:编译项目步骤6:下载比特流到FPGA步骤7:测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序,可以遵循以下步骤:步骤1:打开QuartusII软件启动QuartusII软件并创建一个新项目,选择适合DE2-115开发
- 实验报告:在DE2-115开发板上使用SystemVerilog编写流水灯程序
追寻自己521
fpga开发单片机嵌入式硬件
在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序,并在DE2-115开发板上进行验证。同时,使用testbench进行仿真以确保设计的正确性。2.实验器材DE2-115开发板QuartusPrime开发软件ModelSim仿真软件3.SystemVerilog代码3.1流水灯设计systemveri
- FPGA基础 -- Verilog 共享任务(task)和函数(function)
sz66cm
FPGA基础fpga开发
Verilog中共享任务(task)和函数(function)的详细专业培训,适合具有一定RTL编程经验的工程师深入掌握。一、任务(task)与函数(function)的基本区别特性taskfunction调用方式可以在过程块中调用可以在表达式中调用返回值无返回值,通过output/inout传递必须有返回值执行周期可以包含时间延迟#、事件@不能有任何延迟并发可与fork...join结合实现并发
- FPGA基础 -- Verilog语言要素之整型数、实数、字符串
sz66cm
FPGA基础fpga开发
✅一、整型数(Integer)Verilog中的整型值支持如下几种方式表达:1.常规整数格式(literal)10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制(12=10)8'hA//8位的十六进制(A=10)2.语法结构说明[位宽]'[进制][数值]位宽:指明宽度,如8'd10是8位进制:b:二进制(binary)o:八进制(octal)d
- FPGA verliog语言学习日志
藏进云的褶皱
FPGAfpga开发学习
1.什么是verilog语言VerilogHDL(HardwareDescriptionLanguage)是一种用于电子系统设计和建模的硬件描述语言。它广泛应用于数字电路的设计和验证,特别是在FPGA(现场可编程门阵列)和ASIC(应用特定集成电路)的开发中。VerilogHDL允许设计师通过编写代码来描述电路的行为和结构,这些代码可以被合成工具转换成实际的硬件电路。以下是VerilogHDL的一
- FPGA基础 -- Verilog语言要素之标识符
sz66cm
fpga开发
一、什么是标识符(Identifier)在Verilog中,标识符是用户定义的名字,用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样,Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则(IEEEStd1364/1800)1.普通标识符(不带转义字符)必须以字母(az,AZ)或下划线_开头后续字符可以是
- 《FPGA开发-1-verilog基本语法》
livercy
笔记fpga开发
FPGA一般由verilog和VHDL语言开发,但由于verilog与C语言语法相像,更容易让初学者快速掌握这门语言,于是在应用宽度方面是verilog更胜一筹,但VHDL最初是用于军方产品的开发语言,所以VHDL的语法更加严谨,此次我们以广受使用的verilog语言为基础开发FPGA。一、FPGA开发平台(载体)FPGA作为芯片,需要通过使用开发语言以平台为载体进行FPGA设计,目前开发FPGA
- FPGA基础 -- Verilog函数
sz66cm
FPGA基础fpga开发
Verilog函数(function)目标:让具备一般RTL经验的工程师,系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法,为后续SystemVerilog及HLS设计奠定基础。1为什么要用函数?设计痛点函数带来的价值重复逻辑:CRC、Parity、优先编码等往往在多个模块出现将共用运算封装为函数,避免复制粘贴,减少Bug概率可读性差:长表达式嵌套写在连线或always
- FPGA基础 -- Verilog 概率分布函数
sz66cm
FPGA基础fpga开发
Verilog概率分布函数(PDF,ProbabilityDistributionFunction)。一、引言:Verilog语言中的概率建模场景虽然VerilogHDL本身是一种确定性的硬件描述语言,但在仿真验证环境中(尤其是testbench设计中),我们经常需要引入随机性:模拟信号的随机抖动随机输入测试样本(Fuzz测试、随机码流)建立蒙特卡洛模拟(MonteCarlo)功能覆盖率分析中生成
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- FPGA基础 -- Verilog 结构建模之模块实例引用语句
sz66cm
FPGA基础fpga开发
Verilog结构建模中的“模块实例引用语句(ModuleInstantiation)”,包括语法规则、实例化方式、实例参数配置(parameter)、多实例管理、跨文件引用、顶层集成策略等方面,帮助你在实际FPGA项目中灵活构建复杂系统。一、什么是模块实例引用语句?模块实例引用(ModuleInstantiation)是将已有定义的模块调用到当前模块中形成层次结构的关键语句,是结构建模的核心。就
- FPGA基础 -- Verilog 结构建模之未连接的端口
sz66cm
FPGA基础fpga开发
Verilog中结构建模时未连接的端口(UnconnectedPorts),包括:什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口”?当你例化一个模块时,如果某个端口并不需要使用(例如该模块的调试接口、保留接口、未启用通道),你可以选择不连接这个端口。✅二、未连接端口的写法1.命名连接.port()空写法(推荐)my_mo
- FPGA基础 -- Verilog 结构建模之端口
sz66cm
FPGA基础fpga开发
Verilog结构建模中端口的由浅入深培训讲解,适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模?Verilog的三种建模方式包括:行为建模(BehavioralModeling)数据流建模(DataflowModeling)结构建模(StructuralModeling)其中:✅结构建模:更接近电路原理图的写法,将电路划分为多个子模块,
- FPGA基础 -- Verilog行为建模之循环语句
sz66cm
FPGA基础fpga开发
行为级建模(BehavioralModeling)是VerilogHDL中最接近软件编程语言的一种描述方式,适用于功能建模和仿真建模的初期阶段。在行为级中,循环语句(loopstatements)是常见且重要的控制结构,用于重复执行一段操作。我们从浅到深系统讲解Verilog中的行为级建模循环语句,分为以下几个层次:一、基础循环语句类型总览Verilog提供了以下几种循环语句:语句类型说明repe
- FPGA基础 -- Verilog 数据流建模
一、数据流建模概念简介(初级)1.什么是数据流建模?数据流建模是一种使用并行赋值语句(assign)来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系,而不明确指定信号何时更新(不使用时钟)。特点:面向组合逻辑,不依赖时钟;高度抽象,更关注表达式而非行为顺序;使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
- FPGA基础 -- Verilog 数据流建模之幅值比较器
sz66cm
fpga开发
一、什么是幅值比较器(MagnitudeComparator)?幅值比较器用于比较两个数的大小关系,输出三种可能的状态:A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
- 深入浅出Java Annotation(元注解和自定义注解)
Josh_Persistence
Java Annotation元注解自定义注解
一、基本概述
Annontation是Java5开始引入的新特征。中文名称一般叫注解。它提供了一种安全的类似注释的机制,用来将任何的信息或元数据(metadata)与程序元素(类、方法、成员变量等)进行关联。
更通俗的意思是为程序的元素(类、方法、成员变量)加上更直观更明了的说明,这些说明信息是与程序的业务逻辑无关,并且是供指定的工具或
- mysql优化特定类型的查询
annan211
java工作mysql
本节所介绍的查询优化的技巧都是和特定版本相关的,所以对于未来mysql的版本未必适用。
1 优化count查询
对于count这个函数的网上的大部分资料都是错误的或者是理解的都是一知半解的。在做优化之前我们先来看看
真正的count()函数的作用到底是什么。
count()是一个特殊的函数,有两种非常不同的作用,他可以统计某个列值的数量,也可以统计行数。
在统
- MAC下安装多版本JDK和切换几种方式
棋子chessman
jdk
环境:
MAC AIR,OS X 10.10,64位
历史:
过去 Mac 上的 Java 都是由 Apple 自己提供,只支持到 Java 6,并且OS X 10.7 开始系统并不自带(而是可选安装)(原自带的是1.6)。
后来 Apple 加入 OpenJDK 继续支持 Java 6,而 Java 7 将由 Oracle 负责提供。
在终端中输入jav
- javaScript (1)
Array_06
JavaScriptjava浏览器
JavaScript
1、运算符
运算符就是完成操作的一系列符号,它有七类: 赋值运算符(=,+=,-=,*=,/=,%=,<<=,>>=,|=,&=)、算术运算符(+,-,*,/,++,--,%)、比较运算符(>,<,<=,>=,==,===,!=,!==)、逻辑运算符(||,&&,!)、条件运算(?:)、位
- 国内顶级代码分享网站
袁潇含
javajdkoracle.netPHP
现在国内很多开源网站感觉都是为了利益而做的
当然利益是肯定的,否则谁也不会免费的去做网站
&
- Elasticsearch、MongoDB和Hadoop比较
随意而生
mongodbhadoop搜索引擎
IT界在过去几年中出现了一个有趣的现象。很多新的技术出现并立即拥抱了“大数据”。稍微老一点的技术也会将大数据添进自己的特性,避免落大部队太远,我们看到了不同技术之间的边际的模糊化。假如你有诸如Elasticsearch或者Solr这样的搜索引擎,它们存储着JSON文档,MongoDB存着JSON文档,或者一堆JSON文档存放在一个Hadoop集群的HDFS中。你可以使用这三种配
- mac os 系统科研软件总结
张亚雄
mac os
1.1 Microsoft Office for Mac 2011
大客户版,自行搜索。
1.2 Latex (MacTex):
系统环境:https://tug.org/mactex/
&nb
- Maven实战(四)生命周期
AdyZhang
maven
1. 三套生命周期 Maven拥有三套相互独立的生命周期,它们分别为clean,default和site。 每个生命周期包含一些阶段,这些阶段是有顺序的,并且后面的阶段依赖于前面的阶段,用户和Maven最直接的交互方式就是调用这些生命周期阶段。 以clean生命周期为例,它包含的阶段有pre-clean, clean 和 post
- Linux下Jenkins迁移
aijuans
Jenkins
1. 将Jenkins程序目录copy过去 源程序在/export/data/tomcatRoot/ofctest-jenkins.jd.com下面 tar -cvzf jenkins.tar.gz ofctest-jenkins.jd.com &
- request.getInputStream()只能获取一次的问题
ayaoxinchao
requestInputstream
问题:在使用HTTP协议实现应用间接口通信时,服务端读取客户端请求过来的数据,会用到request.getInputStream(),第一次读取的时候可以读取到数据,但是接下来的读取操作都读取不到数据
原因: 1. 一个InputStream对象在被读取完成后,将无法被再次读取,始终返回-1; 2. InputStream并没有实现reset方法(可以重
- 数据库SQL优化大总结之 百万级数据库优化方案
BigBird2012
SQL优化
网上关于SQL优化的教程很多,但是比较杂乱。近日有空整理了一下,写出来跟大家分享一下,其中有错误和不足的地方,还请大家纠正补充。
这篇文章我花费了大量的时间查找资料、修改、排版,希望大家阅读之后,感觉好的话推荐给更多的人,让更多的人看到、纠正以及补充。
1.对查询进行优化,要尽量避免全表扫描,首先应考虑在 where 及 order by 涉及的列上建立索引。
2.应尽量避免在 where
- jsonObject的使用
bijian1013
javajson
在项目中难免会用java处理json格式的数据,因此封装了一个JSONUtil工具类。
JSONUtil.java
package com.bijian.json.study;
import java.util.ArrayList;
import java.util.Date;
import java.util.HashMap;
- [Zookeeper学习笔记之六]Zookeeper源代码分析之Zookeeper.WatchRegistration
bit1129
zookeeper
Zookeeper类是Zookeeper提供给用户访问Zookeeper service的主要API,它包含了如下几个内部类
首先分析它的内部类,从WatchRegistration开始,为指定的znode path注册一个Watcher,
/**
* Register a watcher for a particular p
- 【Scala十三】Scala核心七:部分应用函数
bit1129
scala
何为部分应用函数?
Partially applied function: A function that’s used in an expression and that misses some of its arguments.For instance, if function f has type Int => Int => Int, then f and f(1) are p
- Tomcat Error listenerStart 终极大法
ronin47
tomcat
Tomcat报的错太含糊了,什么错都没报出来,只提示了Error listenerStart。为了调试,我们要获得更详细的日志。可以在WEB-INF/classes目录下新建一个文件叫logging.properties,内容如下
Java代码
handlers = org.apache.juli.FileHandler, java.util.logging.ConsoleHa
- 不用加减符号实现加减法
BrokenDreams
实现
今天有群友发了一个问题,要求不用加减符号(包括负号)来实现加减法。
分析一下,先看最简单的情况,假设1+1,按二进制算的话结果是10,可以看到从右往左的第一位变为0,第二位由于进位变为1。
 
- 读《研磨设计模式》-代码笔记-状态模式-State
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
/*
当一个对象的内在状态改变时允许改变其行为,这个对象看起来像是改变了其类
状态模式主要解决的是当控制一个对象状态的条件表达式过于复杂时的情况
把状态的判断逻辑转移到表示不同状态的一系列类中,可以把复杂的判断逻辑简化
如果在
- CUDA程序block和thread超出硬件允许值时的异常
cherishLC
CUDA
调用CUDA的核函数时指定block 和 thread大小,该大小可以是dim3类型的(三维数组),只用一维时可以是usigned int型的。
以下程序验证了当block或thread大小超出硬件允许值时会产生异常!!!GPU根本不会执行运算!!!
所以验证结果的正确性很重要!!!
在VS中创建CUDA项目会有一个模板,里面有更详细的状态验证。
以下程序在K5000GPU上跑的。
- 诡异的超长时间GC问题定位
chenchao051
jvmcmsGChbaseswap
HBase的GC策略采用PawNew+CMS, 这是大众化的配置,ParNew经常会出现停顿时间特别长的情况,有时候甚至长到令人发指的地步,例如请看如下日志:
2012-10-17T05:54:54.293+0800: 739594.224: [GC 739606.508: [ParNew: 996800K->110720K(996800K), 178.8826900 secs] 3700
- maven环境快速搭建
daizj
安装mavne环境配置
一 下载maven
安装maven之前,要先安装jdk及配置JAVA_HOME环境变量。这个安装和配置java环境不用多说。
maven下载地址:http://maven.apache.org/download.html,目前最新的是这个apache-maven-3.2.5-bin.zip,然后解压在任意位置,最好地址中不要带中文字符,这个做java 的都知道,地址中出现中文会出现很多
- PHP网站安全,避免PHP网站受到攻击的方法
dcj3sjt126com
PHP
对于PHP网站安全主要存在这样几种攻击方式:1、命令注入(Command Injection)2、eval注入(Eval Injection)3、客户端脚本攻击(Script Insertion)4、跨网站脚本攻击(Cross Site Scripting, XSS)5、SQL注入攻击(SQL injection)6、跨网站请求伪造攻击(Cross Site Request Forgerie
- yii中给CGridView设置默认的排序根据时间倒序的方法
dcj3sjt126com
GridView
public function searchWithRelated() {
$criteria = new CDbCriteria;
$criteria->together = true; //without th
- Java集合对象和数组对象的转换
dyy_gusi
java集合
在开发中,我们经常需要将集合对象(List,Set)转换为数组对象,或者将数组对象转换为集合对象。Java提供了相互转换的工具,但是我们使用的时候需要注意,不能乱用滥用。
1、数组对象转换为集合对象
最暴力的方式是new一个集合对象,然后遍历数组,依次将数组中的元素放入到新的集合中,但是这样做显然过
- nginx同一主机部署多个应用
geeksun
nginx
近日有一需求,需要在一台主机上用nginx部署2个php应用,分别是wordpress和wiki,探索了半天,终于部署好了,下面把过程记录下来。
1. 在nginx下创建vhosts目录,用以放置vhost文件。
mkdir vhosts
2. 修改nginx.conf的配置, 在http节点增加下面内容设置,用来包含vhosts里的配置文件
#
- ubuntu添加admin权限的用户账号
hongtoushizi
ubuntuuseradd
ubuntu创建账号的方式通常用到两种:useradd 和adduser . 本人尝试了useradd方法,步骤如下:
1:useradd
使用useradd时,如果后面不加任何参数的话,如:sudo useradd sysadm 创建出来的用户将是默认的三无用户:无home directory ,无密码,无系统shell。
顾应该如下操作:
- 第五章 常用Lua开发库2-JSON库、编码转换、字符串处理
jinnianshilongnian
nginxlua
JSON库
在进行数据传输时JSON格式目前应用广泛,因此从Lua对象与JSON字符串之间相互转换是一个非常常见的功能;目前Lua也有几个JSON库,本人用过cjson、dkjson。其中cjson的语法严格(比如unicode \u0020\u7eaf),要求符合规范否则会解析失败(如\u002),而dkjson相对宽松,当然也可以通过修改cjson的源码来完成
- Spring定时器配置的两种实现方式OpenSymphony Quartz和java Timer详解
yaerfeng1989
timerquartz定时器
原创整理不易,转载请注明出处:Spring定时器配置的两种实现方式OpenSymphony Quartz和java Timer详解
代码下载地址:http://www.zuidaima.com/share/1772648445103104.htm
有两种流行Spring定时器配置:Java的Timer类和OpenSymphony的Quartz。
1.Java Timer定时
首先继承jav
- Linux下df与du两个命令的差别?
pda158
linux
一、df显示文件系统的使用情况,与du比較,就是更全盘化。 最经常使用的就是 df -T,显示文件系统的使用情况并显示文件系统的类型。 举比例如以下: [root@localhost ~]# df -T Filesystem Type &n
- [转]SQLite的工具类 ---- 通过反射把Cursor封装到VO对象
ctfzh
VOandroidsqlite反射Cursor
在写DAO层时,觉得从Cursor里一个一个的取出字段值再装到VO(值对象)里太麻烦了,就写了一个工具类,用到了反射,可以把查询记录的值装到对应的VO里,也可以生成该VO的List。
使用时需要注意:
考虑到Android的性能问题,VO没有使用Setter和Getter,而是直接用public的属性。
表中的字段名需要和VO的属性名一样,要是不一样就得在查询的SQL中
- 该学习笔记用到的Employee表
vipbooks
oraclesql工作
这是我在学习Oracle是用到的Employee表,在该笔记中用到的就是这张表,大家可以用它来学习和练习。
drop table Employee;
-- 员工信息表
create table Employee(
-- 员工编号
EmpNo number(3) primary key,
-- 姓