vivado跨时钟域时序约束出现WNS和TNS为负数导致failed timing的解决方法

一般来说,出现failing timing的情况大多数是因为时序约束不规范所导致的,那么要如何解决这样的问题呢,接下来我就会带领大家一步一步的操作。

vivado跨时钟域时序约束出现WNS和TNS为负数导致failed timing的解决方法_第1张图片
首先我们运行一次Run implementation,如图:

vivado跨时钟域时序约束出现WNS和TNS为负数导致failed timing的解决方法_第2张图片
运行完成以后,我们就可以看到这样的界面,如果没有,也可以open impelemented design
vivado跨时钟域时序约束出现WNS和TNS为负数导致failed timing的解决方法_第3张图片
接着找到问题所在,然后右键选择set false path,然后再此运行一次Run implementation即可
vivado跨时钟域时序约束出现WNS和TNS为负数导致failed timing的解决方法_第4张图片

你可能感兴趣的:(时序,FPGA)